在所描述的实例中，集成电路(100)包含隔离电容器(116)，其包含二氧化硅电介质层(120)及聚合物电介质层(122)。所述聚合物电介质层(122)在所述二氧化硅电介质层(120)上方且延伸跨越所述集成电路(100)。接合垫(126)在所述隔离电容器(116)的顶板(124)上。另一接合垫(130)在所述隔离电容器(116)外部且通过穿过所述聚合物电介质层(122)的通孔(132)电耦合到金属互连件(110)的实例。
【技术实现步骤摘要】
【国外来华专利技术】
此大体上涉及集成电路，且更特定来说涉及集成电路中的高电压电容器。
技术介绍
集成电路可接收具有直流(DC)偏置电平的输入信号。此类电平可为高于用于集成电路的操作电压的数百伏。因此，隔离组件可存在于输入信号与集成电路中的组件(例如晶体管)之间。可期望隔离组件提供数千伏的瞬变保护及浪涌保护同时实现长期可靠性。可进一步期望将隔离组件集成到集成电路中，但满足保护及可靠性目标同时达到所期望的集成电路的制造成本为具有挑战性的。
技术实现思路
在所描述的实例中，集成电路包含隔离电容器，其包含二氧化硅电介质层及聚合物电介质层。所述聚合物电介质层在所述二氧化硅电介质层上方且延伸穿过所述集成电路。接合垫在所述隔离电容器的顶板上。另一接合垫在所述隔离电容器的外部且穿过通过所述聚合物电介质层的通孔电耦合到金属互连件的实例。【附图说明】图1为含有隔离电容器的实例集成电路的横截面视图。图2为具有二氧化硅电介质层的替代配置的图1的集成电路的横截面视图。图3A到3J为以连续的制造阶段描绘的含有隔离电容器的另一实例集成电路的横截面视图。【具体实施方式】以下共同待决的专利申请案:第US 13/960,406号申请案借此以引用方式并入。参看图1，集成电路100形成于半导体衬底102中及半导体衬底102上且包含有源组件104(在图1中展示为晶体管104)。有源组件104可由场氧化物106横向隔离。集成电路100进一步包含至少一层金属互连件。在此实例中，集成电路100包含第一金属层108中的互连件及第二金属层110中的互连件，所述互连件由通孔112垂直连接且穿过接触件114连接到有源组件104。第一金属层108及第二金属层110中的金属互连件可包含(举例来说)经蚀刻的铝或镶嵌铜。集成电路100包含至少一个隔离电容器116。隔离电容器116的底板118可(举例来说)为如图1中展示的第二金属层110的部分。隔离电容器116包含二氧化硅电介质层120，其延伸穿过集成电路100。二氧化硅电介质层120的厚度经选择以为隔离电容器116提供长期可靠性。举例来说，提供高达7000伏DC的隔离的隔离电容器116的实例可具有二氧化硅电介质层120，其具有9微米的厚度。隔离电容器116包含二氧化硅电介质层120上方的聚合物电介质层112。聚合物电介质层122也延伸穿过集成电路100。聚合物电介质层122可为(举例来说)已经处理以移除残留湿气的聚酰亚胺、聚对苯撑苯并二恶唑(PBO)、苯并环丁烯(BCB)或聚对二甲苯聚合物(例如聚氯代对二甲苯或聚二氯对二甲苯)。聚合物电介质层122的厚度可经选择以为隔离电容器116提供浪涌及瞬变保护。举例来说，提供免受高达10，000伏及高达5000交流(AC)均方根(rms)伏的电压浪涌的隔离电容器116的实例可具有10微米的厚度。隔离电容器116包含聚合物电介质层122上方的顶板124。顶板124至少为5微米厚。顶板124可包含(举例来说)经蚀刻的铝或经电镀的铜。接合垫126安置在顶板124 上。集成电路100可包含聚合物电介质层122上方的顶层互连元件128，其支撑用于低电压信号或供应电压的接合垫130。顶层互连元件128可穿过通过聚合物电介质层122及二氧化硅电介质层120的通孔132耦合到有源组件104。保护外涂层134安置在顶板124及聚合物电介质层122上方，其具有用于顶板124上的接合垫126及用于低电压信号及供应电压的接合垫130的开口。接合垫126及接合垫130可为支撑如图1中展示的线接合件136的线接合垫或替代地可为支撑凸块接合件的凸块接合接合件。在集成电路100的操作期间，施加到接合垫126的输入信号穿过隔离电容器116传输到有源组件104中的至少一个实例。隔离电容器116的电容可为(举例来说)50到250毫微微法拉。形成包含二氧化硅电介质层120上方的聚合物电介质层122的隔离电容器116可有利地提供长期可靠性且免受电压浪涌及瞬变。参看图2，二氧化硅电介质层120经图案化以定位到隔离电容器116，使得顶层互连元件128可穿过仅穿过聚合物电介质层122的通孔132耦合到有源组件104。形成待定位到隔离电容器116的二氧化硅电介质层120消除穿过二氧化硅电介质层120的通孔且从而可有利地减少集成电路100的制造成本及复杂性。参看图3A，集成电路300形成于衬底302中及衬底302上，衬底302包含半导体材料。衬底302可为(举例来说)单晶硅晶片、绝缘体上硅(SOI)晶片、具有不同的晶片定向区域的混合定向技术(HOT)晶片或适于制造集成电路300的其它材料。场氧化物306的元件可形成在衬底302的顶表面处以横向隔离集成电路300的组件。可(举例来说)使用硅的局部氧化(L0C0S)过程或浅沟槽隔离(STI)过程形成场氧化物306。有源组件304 (例如如图3A中展示的金属氧化物半导体(M0S)晶体管304)形成于衬底302中及衬底302上。前金属电介质(PMD)层338形成在有源组件304及衬底302上方。PMD层338可为(举例来说)包含通过等离子增强化学气相沉积(PECVD)沉积的10到100纳米厚的氮化硅或二氧化硅PMD衬层的电介质层堆叠、二氧化硅层、通常由PECVD沉积的100到1000纳米厚的由化学机械抛光(CMP)过程进行平整的磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)及通常10到100纳米的硬材料(例如氮化硅、碳化硅氮化物或碳化硅)的任选的PMD盖层。穿过PMD层338形成接触件314以电连接到有源组件304。可(举例来说)通过以下方式形成接触件314:使用反应离子蚀刻(RIE)过程穿过PMD层338蚀刻接触孔以暴露衬底302 ;分别使用溅射过程及原子层沉积(ALD)过程形成钛及氮化钛的衬层；使用CVD过程在所述衬层上形成钨层以填充所述接触孔；及使用回蚀及/或化学机械抛光(CMP)过程从PMD层338的顶表面移除所述钨及衬层。第一金属层级308中的金属互连件形成在PMD层338上方，从而电连接到接触件314。可通过以下方式使用铝金属化过程形成第一金属层级308中的金属互连件:在所述接触件及所述PMD层上形成粘合金属层(例如钛钨或氮化钛)；在粘合金属层上形成经溅射的铝(例如具有很少量的钛、铜及/或硅的铝)层；及(可能)在经溅射的铝层上形成任选的抗反射金属(例如氮化钛)层。蚀刻掩模形成在抗反射金属层上方以覆盖用于金属互连件的区域。蚀刻掩模可包含由光刻过程形成的光刻胶或可包含无机硬掩模材料。RIE过程移除抗反射金属层、经溅射的铝层及由蚀刻掩模暴露的粘合金属层，从而留下如图3A中所展示的金属互连件。替代地，可使用通过在PMD层338之上形成第一金属层间电介质(Π?)层且蚀刻MD层中的沟槽(通常深度在50到150纳米之间)的铜镶嵌过程形成第一金属层308中的金属互连件。通常通过物理气相沉积、原子层沉积或化学气相沉积在沟槽的底部及侧上形成衬层金属层(例如氮化钽)。通常通过溅射在所述衬层金属上形成铜籽晶层。通常通过电镀随后使沟槽填充有铜。通过CMP及蚀刻过程从頂D层的顶表面移除铜及衬层金属从而留下沟槽中的铜及衬层金属。层间电介质(ILD)层340形成在第一金属层308中的金属互连件上方。I本文档来自技高网...
【技术保护点】
一种集成电路，其包括：包含半导体的衬底；安置于所述衬底中的多个晶体管；含有金属互连件的至少一个金属层级，所述金属层级安置在所述衬底上方；隔离电容器，其包含：底板；安置在所述底板上方的二氧化硅电介质层；安置在所述二氧化硅电介质层上方且延伸跨越所述集成电路的聚合物电介质层；以及安置在所述聚合物电介质层上方的顶板；安置在所述顶板上的接合垫；以及在所述隔离电容器外部的另一接合垫，所述另一接合垫通过穿过所述聚合物电介质层而安置的通孔电耦合到所述金属互连件的实例。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：托马斯·戴尔·博尼菲尔德，拜伦·威廉斯，施里尼瓦萨恩·贾根内森，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。