提高电感器Q值的方法以及电感器技术

本发明专利技术提供了一种提高电感器Q值的方法以及电感器。首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面。然后，对衬底执行高密度等离子体化学气相淀积工艺以在衬底表面上形成层间绝缘层。其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层。最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种提高电感器Q值的方法以及由此制成的电感器。
技术介绍
电感是能够把电能转化为磁能而存储起来的元件，是包括集成电路在内的电子电路中的常用电子元件。对于被动器件的电感器而言，其最重要的性能是电感器的品质因子Q，在高阻衬底上制作电感时电感Q值主要由衬底电阻决定，衬底电阻越高，电感Q值越大，电感性能越好。但是，由于高阻衬底的掺杂浓度非常低，表面容易形成反型或增强导电层，该表面导电层会降低高阻衬底有效电阻从而导致电感性能降低。同时，随着对器件性能要求的提高，希望能够提供能够提高被动器件电感器的Q值的技术方案。虽然现有技术提出了一些提高被动器件电感器的Q值的方案，但是这些现有技术的方案都存在一些缺陷或不足。具体地说，对防止该表面导电层的方法，可以采用离子注入(参见申请号为201310386024.0的中国专利申请)，或者可以淀积一层多晶硅/无定形硅(参见申请号为201310385895.0的中国专利申请)以在硅表面产生大量缺陷而形成电荷复合中心，这两种方法的缺点是：1.需要至少一步以上的额外制程，2.采用的都是前道工艺，后续会经历大量的高温制程而导致缺陷减少而导致热稳定性较差。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高被动器件电感器Q值的方法。根据本专利技术的第一方面，提供了一种提高电感器Q值的方法，其包括：首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面；然后，对衬底执行高密度等离子体(HDP)化学气相淀积工艺以形成层间绝缘层；其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层；最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。优选地，所述高阻硅衬底是高阻硅衬底。优选地，所述层间绝缘层为二氧化硅层。根据本专利技术的第二方面，提供了一种电感器，其包括：直接布置在高阻硅衬底上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层；其中，高阻硅衬底表面形成有通过离子轰击而形成的陷阱，而且所述层间绝缘层是一个高密度等离子体层。优选地，所述高阻硅衬底是高阻硅衬底。优选地，所述层间绝缘层为二氧化硅层。本专利技术可以通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效地提高了被动器件电感器Q值。由此，在本专利技术提高被动器件电感器Q值的方法中，通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效地提高了被动器件电感器Q值。本专利技术不需要额外制程，由于是后道工艺，后续不会经历大量的高温制程，从而不会导致缺陷减少。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据本专利技术优选实施例的提高电感器Q值的方法的高密度等离子体化学气相淀积工艺的加热步骤。图2至图4示意性地示出了根据本专利技术优选实施例的提高电感器Q值的方法的高密度等离子体化学气相淀积工艺的生长步骤。图5示意性地示出了根据本专利技术优选实施例的电感器。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。专利技术人有利地发现提高高阻硅衬底表面的缺陷数会使得表面产生的反型或积累电荷数大大减小，从而能使得高阻硅衬底有效阻值不会下降而保持电感的高Q值。另一方面，在传统上，等离子损伤高密度等离子体(HDP，HighDensityPlasma)不能直接淀积在硅表面；然而本专利技术有效地发现由于HDP在淀积前需要利用离子(例如Ar离子)物理轰击而加热硅表面，如果将HDP直接淀积在被动器件如电感下面的硅表面上，该Ar离子轰击将会在该区域硅表面上形成大量缺陷，从而大大提高了表面电阻及电感的性能。由于HDP本身就是淀积层间绝缘层(ILD:InterlayerDielectric)的一种常用材料，而且后道制程中高温制程的温度都不超过400摄氏度，因此有效地避免了现有技术中提到的两种方法的缺陷。即，本专利技术不需要额外制程，后续不会经历大量的高温制程，从而不会导致缺陷减少。专利技术人基于上述分析而做出本专利技术，下面将参考附图来描述本发明的优选实施例。需要说明的是，以下实施例以电感器为例说明了本专利技术的原理，但是本专利技术不仅适合于电感器，而且适合于一般的被动器件及半导体器件。参见图2至图5，根据本专利技术优选实施例的提高电感器Q值的方法包括：首先，提供衬底1，其中所述衬底1暴露出将要形成电感器的硅片区域的衬底表面11(例如，图2所示的左侧衬底表面11)；其中，优选的，衬底1是高阻硅衬底；“高阻硅衬底”指的是电阻率大于或等于100欧姆·厘米的硅高阻硅衬底。然后，对衬底1执行高密度等离子体化学气相淀积工艺(HDP)以在衬底表面上形成层间绝缘层2。而且其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱；具体地，如图3的箭头所示，利用离子(优选为Ar离子)轰击将要形成电感器的硅片区域的衬底表面以便对衬底1进行加热并且通过离子轰击在将要形成电感器的硅片区域的所述衬底表面形成陷阱4(加热步骤)，并且随后如图4所示在形成有陷阱4的衬底1表面上通过生长一层高密度等离子体来生长一个层间绝缘层2(生长步骤)。这样可以通过同一个高密度等离子体化学气相淀积工艺将层间绝缘层直接形成在高阻硅衬底上(即，层间绝缘层2与高阻硅衬底1之间无其它层)；而且同时在高密度等离子体化学气相淀积工艺中，增加硅表面陷阱数量，以降低表面产生的电荷数，有效本文档来自技高网...

【技术保护点】
一种提高电感器Q值的方法，其特征在于包括：首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的衬底表面；然后，对衬底执行高密度等离子体(HDP，High Density Plasma)化学气相淀积工艺以在衬底表面上形成层间绝缘层；其中，在高密度等离子体化学气相淀积工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上通过生长一层高密度等离子体来生长一个层间绝缘层；最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

【技术特征摘要】
1.一种提高电感器Q值的方法，其特征在于包括：
首先，提供高阻硅衬底，其中所述高阻硅暴露出将要形成电感器的硅片区域的
衬底表面；
然后，对衬底执行高密度等离子体(HDP，HighDensityPlasma)化学气相淀积
工艺以在衬底表面上形成层间绝缘层；其中，在高密度等离子体化学气相淀积
工艺中，利用HDP需要利用离子轰击对衬底加热的这一特性,在漏出衬底表面将
要形成电感器的硅片区域表面形成陷阱，并且随后在形成有陷阱的衬底表面上
通过生长一层高密度等离子体来生长一个层间绝缘层；
最后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。
2.根据权利要求1所述的提高电感器Q值的方法，其特征在于，所述高阻硅衬
底是电阻率大于或等于100欧姆·厘米的硅衬底。
3.根据权利要求1或2...

【专利技术属性】
技术研发人员：黎坡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31