本发明专利技术公开了一种快速启动的低功耗晶振电路，包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块与输入模块的输入端连接。本发明专利技术的电路结构简单；加入了检波模块和加速模块令电路快速起振；本发明专利技术的正常工作电流小，功耗低；还可以节省外部悬挂的补偿电容。本发明专利技术作为一种快速启动的低功耗晶振电路可广泛应用于晶振领域。
【技术实现步骤摘要】
本专利技术涉及晶振时钟领域，尤其是一种快速启动的低功耗晶振电路。
技术介绍
传统的低速晶振电路的电路结构简单且功耗低，但是晶振起振的时间一般比较长，一般在几毫秒到十几毫秒之间；现有电路应用中，要求系统能够快速启动，为了达到快速起振的效果，使用功耗较大的放大器，增大了电路的功耗；并且晶振电路结构复杂。
技术实现思路
为了解决上述技术问题，本专利技术的目的是提供一种快速启动的低功耗晶振电路。本专利技术所采用的技术方案是:一种快速启动的低功耗晶振电路，包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块的输出端与输入模块的输入端连接。进一步地，所述加速模块包括第一 NM0S管、第二 NM0S管和第一电阻，所述第一NM0S管的衬底与第二 NM0S管的衬底连接，所述第一 NM0S管的源极与第二 NM0S管的漏极连接，所述第一 NM0S管的漏极与偏置模块连接，所述第一 NM0S管的栅极与偏置模块连接，所述第二 NM0S管的源极与第一电阻的一端连接，所述第一电阻的另一端与第二 NM0S管的栅极连接。进一步地，所述检波模块为一个检波电路，包括第三NM0S管、第四NM0S管、第五NM0S管和第六NM0S管，所述第三NM0S管的栅极与偏置模块连接，所述第三NM0S管的栅极与第四NM0S管的栅极连接，所述第四NM0S管的栅极与第五NM0S管的栅极连接，所述第三NM0S管的源极与第二 NM0S管的栅极连接，所述第三NM0S管的源极与第六NM0S管的栅极连接，所述第三NM0S管的衬底与第四NM0S管的衬底连接，所述第四NM0S管的衬底与第五NM0S管的衬底连接，所述第三NM0S管的衬底与第六NM0S管的漏极连接，所述第三NM0S管的漏极与第四NM0S管的源极连接，所述第四NM0S管的漏极与第五NM0S管的源极连接，所述第六NM0S管的漏极与其衬底连接，所述第六NM0S管的衬底与其源极连接，所述第六NM0S管的源极与第一电阻的另一端连接。进一步地，所述反馈模块为一个反馈回路，包括第一电容，所述第一电容的一端与晶振的一端连接，所述第一电容的一端与第五NM0S管的源极连接，所述第一电容的另一端与晶振的另一端连接。更进一步地，所述输出模块包括第一电流镜、第二电流镜、第七NM0S管、第八NM0S管、第九NM0S管和第十NM0S管，所述第一电流镜的输入端与第二电流镜的输入端连接，所述第一电流镜的输入端与偏置模块连接，所述第一电流镜的输出端与第七NM0S管的漏极连接，所述第一电流镜的输出端与第十NMOS管的栅极连接，所述第七NMOS管的漏极与第五NMOS管的漏极连接，所述第七NMOS管的栅极与第九NMOS管的栅极连接，所述第七NMOS管的栅极与第一 NMOS管的栅极连接，所述第七NMOS管的衬底与第八NMOS管的衬底连接，所述第八NMOS管的栅极与第五NMOS管的源极连接，所述第八NMOS管的源极与其衬底连接，所述第二电流镜的输出端与第九NMOS管的漏极连接，所述第九NMOS管的源极与第十NMOS管的漏极连接，所述第九NMOS管的衬底与第十NMOS管的衬底连接，所述第十NMOS管的衬底与其源极连接，所述第十NMOS管的源极与第八NMOS管的源极连接。更进一步地，所述输入模块包括第三电流镜、第i^一 NM0S管和第十二 NM0S管，所述第三电流镜的输入端与第二电流镜的输入端连接，所述第三电流镜的输出端与第十一NM0S管的漏极连接，所述第i^一 NM0S管的漏极与其栅极连接，所述第i^一 NM0S管的栅极与第一电容的另一端连接，所述第i^一 NM0S管的源极与第十二 NM0S管的漏极连接，所述第i^一 NM0S管的衬底与第十二 NM0S管的衬底连接，所述第十二 NM0S管的衬底与其源极连接，所述第十二 NM0S管的栅极与偏置模块连接，所述第十二 NM0S管的源极与第十NM0S管的源极连接，所述第十二 NM0S管的源极接地。更进一步地，所述低功耗晶振电路还包括输出整形模块，所述输出模块中第九NM0S管的漏极与输出整形模块的输入端连接。本专利技术的有益效果是:本专利技术的电路结构简单；加入了检波模块和加速模块令电路的起振时间大大缩短，可加速到几微秒即可起振；且本专利技术电路的正常工作电流小，且低于传统的晶振电路的工作电流，功耗低；本专利技术还可以节省外部悬挂的补偿电容。【附图说明】下面结合附图对本专利技术的【具体实施方式】作进一步说明: 图1是本专利技术一种快速启动的低功耗晶振电路的结构框图； 图2是本专利技术一种快速启动的低功耗晶振电路的一具体实施例电路图； 图3是本专利技术一种快速启动的低功耗晶振电路中加速模块和检波模块的一具体实施例电路图。【具体实施方式】需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。参考图1、图2和图3，一种快速启动的低功耗晶振电路，包括晶振Y，输入模块5，反馈模块3，检波模块2，加速模块1，偏置模块和输出模块4，所述加速模块1和偏置模块为图2中的主体回路，所述晶振Y与输入模块5连接，所述输入模块5与反馈模块3连接，所述反馈模块3与检波模块2连接，所述检波模块2与加速模块1连接，所述检波模块2与输出模块4连接，所述加速模块1与偏置模块连接，所述偏置模块的输出端与输出模块4的输入端连接，所述输出模块4与晶振Y连接，所述偏置模块的输出端与输入模块5的输入端连接，所述偏置模块为本专利技术中的晶振电路提供各种所需要的偏置电压和偏置电流。进一步地，参考图2，所述输入模块4包括第三电流镜13、第^^一 NM0S管Nil和第十二NM0S管N12，所述第三电流镜13的输入端与第二电流镜12的输入端连接，所述第三电流镜13的输出端与第i^一 NMOS管Nil的漏极连接，所述第i^一 NMOS管Nil的漏极与其栅极连接，所述第i^一 NMOS管Nil的栅极与第一电容C1的另一端连接，所述第i^一 NMOS管Nil的源极与第十二 NMOS管N12的漏极连接，所述第i^一 NM0S管Nil的衬底与第十二 NMOS管N12的衬底连接，所述第十二 NM0S管N12的衬底与其源极连接，所述第十二 NM0S管N12的栅极与偏置模块连接，所述第十二 NM0S管N12的源极与第十NM0S管N10的源极连接，所述第十二 NM0S管N12的源极接地。进一步地，参考图2，所述输出模块4包括第一电流镜I1、第二电流镜12、第七NM0S管N7、第八NM0S管N8、第九NM0S管N9和第十NM0S管N10，所述第一电流镜II的输入端与第二电流镜12的输入端连接，所述第一电流镜II的输入端与偏置模块连接，所述第一电流镜II的输出端与第七NM0S管N7的漏极连接，所述第一电流镜II的输出端与第十NM0S管N10的栅极连接，所述第七NM0S管N7的漏极与第五NM0S管N5的漏极(图3中的B)连接，所述第七NM0S管N7的栅极与第九NM0S管N9的栅极连接，所述第七NM0S管N7的栅极与第一 NM0S管N1的本文档来自技高网...
【技术保护点】
一种快速启动的低功耗晶振电路，其特征在于：包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块的输出端与输入模块的输入端连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：贾福来，
申请(专利权)人：深圳市汇春科技股份有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。