一种无外置电容的大功率LDO电路制造技术

本发明专利技术涉及电源技术领域，公开了无外置电容的大功率LDO电路，其特征在于所述大功率LDO电路由一个误差放大器EA，一个运算放大器OP，两个电容C1、C2，三个电阻R1、R2、R3和一个N型MOS管组成，其中C2为N型MOS管Mpass的栅端加载的内置电容来降低LDO电路的环路的主极点频率，同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响，从而保证系统的稳定。本发明专利技术通过设置内部环路补偿电路，从而保证了系统无需外部大补偿电容也可稳定工作，同时通过NMOS做功率器件，提高了系统的响应速度，保证了LDO的输出功率，本发明专利技术主要应用于高性能中中央处理器，数字信号处理器，可编程逻辑器件，高性能转换器等芯片的供电。

【技术实现步骤摘要】
一种无外置电容的大功率LDO电路
本专利技术属于电源
，特别涉及一种无外置电容的大功率LDO电路的技术。
技术介绍
随着半导体工艺的进步和电子市场越来越苛刻的要求，中央处理器、数字信号处理器、可编程逻辑器件等等核心元器件速度越来越快，集成度越来越高，对供电电源的要求也越来越高。而传统的外部补偿的线性稳压器LDO电路，补偿电容大，应用电路复杂，不符合系统小型化的发展趋势，其中LDO即是线性稳压器。
技术实现思路
本专利技术的目的是提供一种不需要外置电容的大功率LDO电路，保证系统无需外部大补偿电容也可稳定工作，同时有效提高系统的响应速度，保证电路大的功率输出，方便的与核心元器件配合工作。为实现上述目的，本专利技术采用的技术方案为：一种无外置电容的大功率LDO电路，其特征在于：所述无外置电容的大功率LDO电路由一个误差放大器EA，一个运算放大器OP，两个电容C1、C2，三个电阻R1、R2、R3和一个N型MOS管组成，误差放大器EA的同相输入端连接在基准电压Vref上；误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接；电容C1的另一端与电阻R1的一端相连；电阻R1的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout；电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接，其中R3和R2为分压电阻将所述大功率LDO电路的输出电压Vout进行分压然后连接到误差放大器EA的负输入端，所述误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大，并将误差放大得到电压连接到运算放大器OP的正输入端；运算放大器OP的输出端与其负输入端相连，作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲，整个大功率LDO电路形成一个负反馈环路，当大功率LDO电路稳定时，R3和R2的分压值与基准电压Vref相等，大功率LDO电路的输出电压Vout＝VrefX(1+R3/R2)，其中C2为N型MOS管Mpass的栅端加载的内置电容来降低大功率LDO电路的环路的主极点频率，同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响，从而保证系统的稳定。所述运算放大器OP包括一个电流漏，五个P型MOS管和三个N型MOS管，一个电阻，一个电容，其电路连接为：第零P型MOS管MPO的漏极、第零P型MOS管MPO的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接；第二P型MOS管MP2的漏极、第零N型MOS管MNO的栅极、第零N型MOS管MNO的漏极与第一N型MOS管MN1的栅极连接；第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接；第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运算放大器OP的输出端Vout连接。电阻Rc的另一端与电容Cc的另一端连接。第零P型MOS管MPO的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接。第零N型MOS管MNO的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。所述误差放大器EA为共源共栅单级放大器，包括七个P型MOS管和四个N型MOS管，其电路连接方式为：第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接；第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接；第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极与该误差放大器的输出端口Vout连接；第一P型MOS管MP1的栅极与偏置电压Vpb1连接；第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接；第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与偏置电压Vnb1连接；第三N型MOS管MN3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接。第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极与电源VDD连接。第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与地GND连接。与现有技术相比，具有如下优点：本专利技术通过内部补偿的线性电压调整器，无需外置大补偿电容，通过内部电路结构的改进即可保证系统稳定工作，并可以提供较大的功率输出，可方便的与核心元器件配合工作。同时还通过NMOS做功率器件，提高了系统的响应速度，保证了LDO电路的输出功率。主要应用于高性能中中央处理器，数字信号处理器，可编程逻辑器件，高性能转换器等芯片的供电。具体来说，本专利技术由于在LDO电路工作时，LDO电路输出电压通过R3和R2进行分压然后连接到误差放大器EA的负输入端，误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大，并将误差放大得到电压连接到运算放大器OP的正输入端；运算放大器OP的输出端与其负输入端相连，作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲。整个LDO系统形成一个负反馈环路，当LDO电路稳定时，R3和R2的分压值与基准电压Vref相等，因此可以得到LDO电路的输出电压Vout＝VrefX(1+R3/R2)，该LDO电路通过在N型MOS管Mpass的栅端加上内置电容C2来降低LDO电路的环路的主极点频率，同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响，从而保证了系统的稳定。附图说明图1为本专利技术中运算放大器OP电路的结构图；图2为本专利技术中误差放大器EA电路的结构图；图3为本专利技术无外置电容的大功率LDO电路的结构图。具体实施方式下面结合附图进一步进行详细说明。如图3所示，本专利技术无外置电容的大功率LDO电路由一个误差放大器EA，一个个运算放大器OP，两个电容，三个电阻和一个N型MOS管组成，其电路连接方式为：基准电压Vref与误差放大器EA的同相输入端连接；误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端本文档来自技高网...

【技术保护点】
一种无外置电容的大功率LDO电路，其特征在于：所述无外置电容的大功率LDO电路由一个误差放大器EA，一个运算放大器OP，两个电容C1、C2，三个电阻R1、R2、R3和一个N型MOS管组成，误差放大器EA的同相输入端连接在基准电压Vref上；误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接；电容C1的另一端与电阻R1的一端相连；电阻R1的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout；电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接，其中R3和R2为分压电阻将所述大功率LDO电路的输出电压Vout进行分压然后连接到误差放大器EA的负输入端，所述误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大，并将误差放大得到电压连接到运算放大器OP的正输入端；运算放大器OP的输出端与其负输入端相连，作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲，整个大功率LDO电路形成一个负反馈环路，当大功率LDO电路稳定时，R3和R2的分压值与基准电压Vref相等，大功率LDO电路的输出电压Vout＝Vref*(1+R3/R2)，其中C2为N型MOS管Mpass的栅端加载的内置电容来降低LDO电路的环路的主极点频率，同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响，从而保证系统的稳定。...

【技术特征摘要】
1.一种无外置电容的大功率LDO电路，其特征在于：所述无外置电容的大功率LDO电路由一个误差放大器EA，一个运算放大器OP，两个电容C1、C2，三个电阻R1、R2、R3和一个N型MOS管组成，误差放大器EA的同相输入端连接在基准电压Vref上；误差放大器EA的输出端、运算放大器OP的同相输入端与电容C1的一端连接；电容C1的另一端与电阻R1的一端相连；电阻R1的另一端与地GND连接；运算放大器OP的反相输入端、运算放大器OP的输出端、电容C2的一端与N型MOS管Mpass的栅端连接；电容C2的另一端与地GND连接；N型MOS管Mpass的漏端与电源Vin连接；N型MOS管Mpass的源端与电阻R3的一端连接，作为LDO的输出Vout；电阻R3的另一端、电阻R2的一端与误差放大器的反相输入端连接；电阻R2的另一端与地GND连接，其中R3和R2为分压电阻将所述大功率LDO电路的输出电压Vout进行分压然后连接到误差放大器EA的负输入端，所述误差放大器EA将该分压得到的电压值与基准电压Vref的差值进行放大，并将误差放大得到电压连接到运算放大器OP的正输入端；运算放大器OP的输出端与其负输入端相连，作为误差放大器EA的输出与输出MOS管Mpass之间的缓冲，整个大功率LDO电路形成一个负反馈环路，当大功率LDO电路稳定时，R3和R2的分压值与基准电压Vref相等，大功率LDO电路的输出电压Vout＝VrefX(1+R3/R2)，其中C2为N型MOS管Mpass的栅端加载的内置电容来降低LDO电路的环路的主极点频率，同时通过在误差放大器EA的输出端加上电容C1和电阻R1来产生一个零点来抵消次主极点的影响，从而保证系统的稳定，所述运算放大器OP包括一个电流漏，五个P型MOS管和三个N型MOS管，一个电阻，一个电容，其电路连接为：第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接；第二P型MOS管MP2的漏极、第零N型MOS管...

【专利技术属性】
技术研发人员：林美玉，王晓飞，
申请(专利权)人：广州市力驰微电子科技有限公司，
类型：发明
国别省市：广东;44