提高图像传感器模拟域累加器累加效果的装置和方法制造方法及图纸

本发明专利技术涉及模拟集成电路设计领域。为大幅度增加高级数模拟域CMOS-TDI图像传感器的等效累加级数及信噪比提升幅度。为此，本发明专利技术采用的技术方案是，提高图像传感器模拟域累加器累加效果的方法，利用n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器实现，采用欠采样率为(n-1)/n的逆序滚筒式曝光，具体实现为在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n-1)个数据。本发明专利技术主要应用于模拟集成电路设计、图像传感器设计。

【技术实现步骤摘要】
提高图像传感器模拟域累加器累加效果的装置和方法
本专利技术涉及模拟集成电路设计领域，特别涉及提高图像传感器模拟域累加器累加效果的方法。
技术介绍
图像传感器可将镜头获得的光信号转换成易于存储、传输和处理的电学信号。图像传感器按照工作方式可以分为面阵型和线阵型。面阵型图像传感器的工作原理是以呈二维面阵排布的像素阵列对物体进行拍摄以获取二维图像信息，而线阵型图像传感器的工作原理是以呈一维线阵排布的像素阵列通过对物体扫描拍摄的方式来获取二维图像信息，其中线阵型图像传感器的工作方式参考图1。线阵型图像传感器以其特殊的工作方式被广泛应用在航拍、空间成像、机器视觉和医疗成像等众多领域。但是由于在线阵型图像传感器的像素曝光期间物体始终在移动，因此像素的曝光时间严重受限于线阵型图像传感器相对被拍摄物体的移动速度，尤其在高速运动低照度应用环境下(例如空间成像)线阵型图像传感器的信噪比(SignaltoNoiseRatio，SNR)会变得非常低。为解决SNR低的问题，有人提出了时间延时积分(TimeDelayIntegration，TDI)技术，其能够增加线阵图像传感器的SNR和灵敏度，它以其特殊的扫描方式，通过对同一目标进行多次曝光，实现很高的SNR和灵敏度，因此特別适用于高速运动低照度的环境下。TDI的基本原理是使用面阵排布的像素阵列以线阵扫描的方式工作，进而可实现不同行的像素对移动中的同一物体进行多次曝光，并将每次曝光结果进行累加，等效延长了像素对物体的曝光积分时间，因此可以大幅提升SNR和灵敏度。TDI技术最早是通过电荷耦合器件(ChargeCoupledDevice,CCD)图像传感器实现的，CCD图像传感器也是实现TDI技术的理想器件，它能够实现无噪声的信号累加。目前TDI技术多应用在CCD图像传感器中，普遍采用的CCD-TDI图像传感器的结构类似一个长方形的面阵CCD图像传感器，但是其以线扫的方式工作，如图2所示，CCD-TDI图像传感器的工作过程如下：n级CCD-TDI图像传感器一共有n行像素，每一列上的第一行像素在第一个渡越时间内收集到的电荷并不直接输出，而是与同列第二个像素在第二个渡越时间内收集到的电荷相加，以此类推CCD-TDI图像传感器最后一行(第n行)的像素收集到的电荷与前面n-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中，输出信号的幅度是n个像素积分电荷的累加，即相当于一个像素n倍渡越时间内所收集到的电荷，输出信号幅度扩大了n倍而噪声的幅度只扩大了倍，因此信噪比可以提高倍。但是由于CCD图像传感器存在功耗大集成度低等缺点，目前其在各个领域的应用都在逐渐被CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)图像传感器所替代。在现有技术中，有人提出通过在CMOS图像传感器内部集成模拟信号累加器的方法来实现TDI技术，即像素输出的模拟信号先进入模拟信号累加器中完成对相同曝光信号的累加，然后将完成累加的模拟信号送入ADC(AnalogtoDigitalConverter,模拟数字转换器)进行量化输出。但是模拟信号加法器本身也会在模拟信号累加过程中引入较大噪声，因此很难实现较高的TDI级数，且信噪比提升幅度也会随级数的增加偏离理论值。
技术实现思路
为克服现有技术的不足，本专利技术旨在大幅度增加高级数模拟域CMOS-TDI图像传感器的等效累加级数及信噪比提升幅度。为此，本专利技术采用的技术方案是，提高图像传感器模拟域累加器累加效果的方法，利用n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器实现，采用欠采样率为(n-1)/n的逆序滚筒式曝光，具体实现为在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n-1)个数据。具体实现过程如下所述：首先，采用欠采样率为(n-1)/n的逆序滚筒式曝光：在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n-1)个数据；然后，对于每列n行像素信号进行分组：将其分成b组，每组a行；每组像素的输出信号在对应列的第一步模拟累加器中累加a次后即读出，该累加器被清空并可以读入新的数据；第一步累加所需要的积分器个数为n-b＝n-(n/a)＝(1-1/a)n；第一步模拟累加器输出的信号在第二步累加器中累加b次后输出至ADC；第二步累加所需要的积分器个数为n-a；接着，每列像素曝光产生像素曝光信号输送到对应的列级模拟累加电路中：第一组第一个像素对于物体A的曝光信号在输送到第一步累加器中的经过复位清空其中原有电荷的积分器后，进行采样保持，等到第一组第二个像素对于A的曝光信号产生，并输入至相同的积分器进行累加；当第一组最后一个像素对于A的曝光信号产生并输入至该积分器，即，第一步累加器中的此积分器累加完成a次后，将累加信号a(A)输出至第二步累加器中的经过复位清空其中原有电荷的积分器；接着，第二组第一个像素开始曝光，重复上述过程。而当第二步累加器累加b个a(A)信号后，则b[a(A)]作为最终累加结果输出至列并行ADC量化，最后所有列的量化结果经水平移位寄存器串行输出。提高图像传感器模拟域累加器累加效果的装置，由n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器构成，n行×m列像素分成b组，每组a行，像素阵列的读出信号在模拟累加器中累加a次后即读出，该累加器被清空并可以读入新的数据；第一步累加的积分器个数为n-b＝n-(n/a)＝(1-1/a)n；第二步累加器的积分器个数为(n-a)，像素曝光产生像素曝光信号输送到第一步累加电路中，第一组第一个像素对于物体A的曝光信号在输送到第一步累加器中的经过复位清空其中原有电荷的积分器后，进行采样保持，等到第一组第二个像素对于A的曝光信号产生，并输入至相同的积分器进行累加；当第一组最后一个像素对于A的曝光信号产生并输入至该积分器，即，第一步累加器中的此积分器累加完成a次后，将累加信号a(A)输出至第二步累加器中的经过复位清空其中原有电荷的积分器；接着，第二组第一个像素开始曝光，重复上述过程；而对于第二步累加器累加b个a(A)信号后，则输出信号b[a(A)]作为最终累加结果输出至ADC量化。两步式模拟域累加器每一步均相当于一个多路开关电容放大器，且两步累加器共享一个运算放大器，故每一个积分器均包括两个积分电容，第x步的第y个积分电容的上极板经分别由下降沿提前的积分时钟Ixya和下降沿提前的复位时钟Resetxya控制的两个并联开关接入运放正输入端，下极板经积分时钟Ixy控制的开关接入运放负输出端，且同时经复位时钟Resetxy控制的开关与另一个积分电容的下极板相连；所述另一个积分电容以相同的连接方式跨接在运放的负输入端和正输出端之间；其中，x表示第x步累加电路，y表示第x步累加电路中的第y个积分器；两个由clk4控制的采样开关分别跨接运放正输入端与负输出端，运放负输入端与正输出端；像素输出信号本文档来自技高网...

【技术保护点】
一种提高图像传感器模拟域累加器累加效果的方法，其特征是，利用n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器实现，采用欠采样率为(n‑1)/n的逆序滚筒式曝光，具体实现为在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n‑1)个数据。

【技术特征摘要】
1.一种提高图像传感器模拟域累加器累加效果的方法，其特征是，利用n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器实现，采用欠采样率为(n-1)/n的逆序滚筒式曝光，具体实现为在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n-1)个数据；其中，具体实现过程如下所述：首先，采用欠采样率为(n-1)/n的逆序滚筒式曝光：在一个渡越时间内从第n行像素到第2行像素逐次开始曝光，在下一个渡越时间开始时，第1行像素接着曝光，然后，再从第n行像素开始曝光，这样在一个渡越时间内n行像素会输出(n-1)个数据；然后，对于每列n行像素信号进行分组：将其分成b组，每组a行；每组像素的输出信号在对应列的第一步模拟域累加器中累加a次后即读出，该模拟域累加器被清空并可以读入新的数据；第一步累加所需要的积分器个数为n-b＝n-(n/a)＝(1-1/a)n；第一步模拟域累加器输出的信号在第二步模拟域累加器中累加b次后输出至ADC；第二步累加所需要的积分器个数为n-a；接着，每列像素曝光产生像素曝光信号输送到对应的列级模拟累加电路中：第一组第一个像素对于物体A的曝光信号在输送到第一步模拟域累加器中的经过复位清空其中原有电荷的积分器后，进行采样保持，等到第一组第二个像素对于A的曝光信号产生，并输入至相同的积分器进行累加；当第一组最后一个像素对于A的曝光信号产生并输入至该积分器，即，第一步模拟域累加器中的此积分器累加完成a次后，将累加信号a(A)输出至第二步模拟域累加器中的经过复位清空其中原有电荷的积分器；接着，第二组第一个像素开始曝光，重复上述过程，而当第二步模拟域累加器累加b个a(A)信号后，则b[a(A)]作为最终累加结果输出至列并行ADC量化，最后所有列的量化结果经水平移位寄存器串行输出。2.一种提高图像传感器模拟域累加器累加效果的装置，其特征是，由n行×m列的像素阵列、两步式模拟域累加器、列并行ADC、水平移位寄存器构成，n行×m列像素分成b组，每组a行，像素阵列的读出信号在模拟...

【专利技术属性】
技术研发人员：姚素英，夏雨，徐江涛，聂凯明，史再峰，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12