一种采用硅通孔构成的三维集成电容器及其制造方法技术

本发明专利技术属于涉及一种采用硅通孔构成的三维集成电容器及其制造方法。一种采用硅通孔构成的三维集成电容器，包括顶层介质层、外层金属环极板、内层金属极板、顶层层间介质层、外层互连金属环、内层互连金属柱、中间层互连金属环、半导体衬底、第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层、金属柱层、底层层间介质、外层金属环、内层金属环、底层介质、底层互连金属。本发明专利技术公开的三维电容器的制作均采用硅通孔制造工艺，工艺兼容性高，制造成本低；占用芯片面积小；该三维集成电容器具有较大的电容密度；而其与地接触面积仅限于外围金属层，因此对地寄生电容减小到fF量级。

【技术实现步骤摘要】

本专利技术属于面向集成电路应用的三维集成电容器领域，具体涉及。
技术介绍
集成电容器被广泛应用于模拟集成电路、模/数混合集成电路和射频/微波电路，其是现代通信系统中各类电路的重要组成部分。在模拟集成电路中，集成电容器可实现电路滤波、偏置、补偿等功能；在模数混合集成电路中，集成电容器可实现匹配、采样、电荷转换和分配等功能；在射频和微波电路中，集成电容器是构成滤波器等功能单元的常用元件。集成电容器的质量、可靠性、电容密度，直接影响着电路系统的性能、体积。但是，现有的集成电容器通常都是由二维结构的平板电容构成，存在电容密度小、尺寸大、寄生效应明显等缺点，人们对高性能、大电容密度的集成电容器的需求日益迫切。硅通孔采用穿透硅衬底的三维结构，大幅提高了电路的集成度，提高了电路系统的质量和性能，近年来得到了较大发展，工艺技术也日渐成熟，为集成电容器的设计和制造提供了新的方法。因此，本专利技术专利的驱动力在于提供一种采用硅通孔构成三维集成电容的结构和制造方法，以满足日益发展的现代通信系统对集成电容器的要求。
技术实现思路
专利技术目的:本专利技术的第一个目的在于公开了一种采用硅通孔构成的三维集成电容器。其大幅提高了集成电容器的质量和电容密度，可广泛用于模拟集成电路、模/数混合集成电路和射频/微波电路。本专利技术的第二个目的在于公开了一种采用硅通孔构成的三维集成电容器的制造方法。技术方案:一种采用硅通孔构成的三维集成电容器，包括顶层介质层、外层金属环极板、内层金属极板、顶层层间介质层、外层互连金属环、内层互连金属柱、中间层互连金属环、半导体衬底、第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层、金属柱层、底层层间介质、外层金属环、内层金属环、底层介质、底层互连金属；所述半导体衬底为娃衬底；所述三维电容器的从上往下依次为顶层介质层、顶层层间介质层、半导体衬底、底层层间介质和底层介质，所述顶层介质层设有外层金属环极板和内层金属极板，所述外层金属环极板与所述内层金属极板之间设有顶层介质层，所述顶层层间介质层设有外层互连金属环、内层互连金属柱和中间层互连金属环，外层互连金属环、内层互连金属柱、中间层互连金属环为层间互连金属，所述半导体衬底从外到内依次为第一介质层、第一金属环层、第二介质层、第二金属环层、第三介质层、第三金属环层、第四介质层和金属柱层，所述底层层间介质设有外层金属环和内层金属环，所述外层金属环、所述内层金属环为层间互连金属，所述底层介质设有底层互连金属，所述半导体衬底将第一介质层完全包裹；所述第一介质层将第一金属环层完全包裹；所述第二介质层将第二金属环层完全包裹；所述第三介质层将第三金属环层完全包裹；所述第四介质层将金属柱层完全包裹；所述第一金属环层和第三金属环层通过顶层介质层连接，作为三维集成电容器的上极板；所述第二金属环层和金属柱层通过底层介质连接，作为三维集成电容器的下极板。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述顶层介质层为二氧化硅层或者氮化硅层或者氮氧化硅层。其用于电学隔离外层金属环极板和内层金属级板。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述外层金属环极板和内层金属级板为铜环或铝环。其作为电容器的两个极板的引出电极。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述顶层层间介质层为二氧化硅层或氮化硅层或氮氧化硅层。其用于外层互连金属环、内层互连金属柱、中间层互连金属环之间的电学隔离。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:外层互连金属环为铜环或铝环，内层互连金属柱为铜环或铝环，中间层互连金属环为铜环或铝环。其用于实现上下金属之间的电学连接。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述第一介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第二介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第三介质层为二氧化硅层或氮化硅层或氮氧化硅层；所述第四介质层为二氧化硅层或氮化硅层或氮氧化硅层。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述第一金属环层为铜环或铝环；所述第二金属环层为铜环或铝环；所述第三金属环层为铜环或铝环，所述金属柱层为铜柱或铝柱。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述底层层间介质为二氧化硅层或氮化硅层或氮氧化硅层。其用于实现外层金属环、内层金属环之间的电学隔离。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述外层金属环是铜环或铝环，所述内层金属环是铜环或铝环。其用于实现上下金属之间的电学连接。作为本专利技术中一种采用硅通孔构成的三维集成电容器的一种优选方案:所述底层介质为二氧化硅层或氮化硅层或氮氧化硅层。其用于底层互连金属和本层其他功能电路金属互连线之间的电学隔离。一种采用硅通孔构成的三维集成电容器的制造方法，包括以下几步:(I)在半导体衬底上通过反应离子的方式刻蚀硅通孔；(2)在步骤(I)所述通孔的内表面通过化学气相淀积法制备第一介质层；(3)在步骤(2)的第一介质层的表面通过物理气相淀积法制备第一金属环层；(4)在步骤(3)所述第一金属环层的内表面通过化学气相淀积法制备第二介质层；(5)在步骤(4)第二介质层的表面通过物理气相淀积法制备第二金属环层；(6)在步骤(5)所述第二金属环层的内表面通过化学气相淀积法制备第三介质层；(7)在步骤(6)第三介质层的表面通过物理气相淀积法制备第三金属环层；(8)在步骤(7)所述第三金属环层的内表面通过化学气相淀积法制备第四介质层；(9)在步骤⑶第四介质层的表面通过物理气相淀积法制备金属柱层；(10)在半导体衬底和硅通孔的上、下表面减薄至50?100 μπι之后，进行化学机械抛光，直到半导体衬底和硅通孔的上、下表面平整后为止；(11)在半导体衬底和硅通孔的上表面通过化学气相淀积法制备顶层层间介质层，并进行化学机械抛光；(12)在顶层层间介质层上刻蚀接触孔，填充层间互连金属环外层互连金属环、内层互连金属柱和中间层互连金属环，并进行化学机械抛光；(13)在顶层层间介质层上表面通过化学气相淀积法制备顶层介质层，并进行化学机械抛光；(14)在顶层介质层上刻蚀接触孔，填充外层金属环极板、内层金属极板，并进行化学机械抛光；(15)在半导体衬底和硅通孔的下表面通过化学气相淀积法制备底层层间介质，并进行化学机械抛光；(16)在底层层间介质上刻蚀环形接触孔，填充外层金属环、内层金属环，并进行化学机械抛光；(17)在底层层间介质下表面通过化学气相淀积法制备底层介质，并进行化学机械抛光；(18)在底层介质上刻蚀接触孔，填充底层互连金属，并进行化学机械抛光。有益效果:本专利技术公开的具有以下有益效果:本专利技术所述的三维集成电容器结构中，其内层极板由金属柱层和第二金属环层组成；其外层极板由第一金属环层和第三金属环层组成。第一金属环层以金属环柱形式包裹金属柱层，第二金属环层包裹第一金属环层，第三金属环层包裹第二金属环层，相邻金属层之间的空隙由介质层隔断填充，形成该电容器的隔离电介质。该三维集成电容器的制作全部采用传统硅通孔制造工艺，工艺兼容性高，制造成本低；占用芯片面积非常小，单个三本文档来自技高网...

【技术保护点】
一种采用硅通孔构成的三维集成电容器，其特征在于，包括顶层介质层(101)、外层金属环极板(102)、内层金属极板(103)、顶层层间介质层(201)、外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)、半导体衬底(301)、第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)、金属柱层(309)、底层层间介质(401)、外层金属环(402)、内层金属环(403)、底层介质(501)、底层互连金属(502)；所述半导体衬底(301)为硅衬底；三维电容器的从上往下依次为顶层介质层(101)、顶层层间介质层(201)、半导体衬底(301)、底层层间介质(401)和底层介质(501)，所述顶层介质层(101)设有外层金属环极板(102)和内层金属极板(103)，所述顶层层间介质层(201)设有外层互连金属环(202)、内层互连金属柱(203)和中间层互连金属环(204)，外层互连金属环(202)、内层互连金属柱(203)、中间层互连金属环(204)为层间互连金属，所述半导体衬底(301)从外到内依次为第一介质层(302)、第一金属环层(303)、第二介质层(304)、第二金属环层(305)、第三介质层(306)、第三金属环层(307)、第四介质层(308)和金属柱层(309)，所述底层层间介质(401)设有外层金属环(402)和内层金属环(403)，所述外层金属环(402)、所述内层金属环(403)为层间互连金属，所述底层介质(501)设有底层互连金属(502)，所述半导体衬底(301)将第一介质层(302)完全包裹；所述第一介质层(302)将第一金属环层(303)完全包裹；所述第二介质层(304)将第二金属环层(305)完全包裹；所述第三介质层(306)将第三金属环层(307)完全包裹；所述第四介质层(308)将金属柱层(309)完全包裹；所述第一金属环层(303)和第三金属环层(307)通过顶层介质层(101)连接，作为三维集成电容器的上极板；所述第二金属环层(305)和金属柱层通过底层介质(501)连接，作为三维集成电容器的下极板。...

【技术特征摘要】

【专利技术属性】
技术研发人员：尹湘坤，朱樟明，杨银堂，李跃进，丁瑞雪，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61