具有两个独立控制电压泵的存储器架构制造技术

本发明专利技术涉及具有两个独立控制电压泵的存储器架构。在这里说明的实施例中，揭露了一种存储器架构，该存储器架构具有非易失性存储器单元的阵列与一对独立控制的电压泵。该对电压泵耦合以用于在程式化与抹除操作期间供应正负偏压给存储器阵列，如此一来正负偏压之量的总和会施加跨越于经存取存储器单元的储存节点上。

【技术实现步骤摘要】
【专利说明】具有两个独立控制电压泵的存储器架构本申请是申请日为2009年9月18日，申请号为200980000246.6，专利技术名称为“具有两个独立控制电压栗的存储器架构”的申请的分案申请。优先权主张本申请案主张下列之修先权:美国临时申请案第61/099，193号，2008年9月22日提申；美国临时申请案第61/122805 号，2008 年 12 月 16 日提申。
本申请案系关于存储器架构，更特定地来说，关于包括非易失性(NV)存储器单元的存储器架构。
技术介绍
下列说明与范例仅给定作为背景知识。可编程非易失性存储器(NVM)使用在许多应用中，因为他们保留了经储存的资讯，即便当电力已经从存储器中移除。有许多不同型式的可编程非易失性存储器，包括但不限于:可编程只读存储器(PROM)、电气可抹除ROM(EEPROM)与快闪存储器。该等存储器型式具有电荷储存的多种方法，该等方法包括但不限于:将电荷放置在浮动栅极或硅-氧化物-氮化物-氧化物-硅(SONOS)储存材料或节点上。与其他型式的存储器类似的是，可编程NVM通常建构为以列与行配置的位元单元阵列。每一个位元单元可以包括一或两个电晶体(也就是IT或2T单元)。在程式化期间，电荷注入该电晶体其中之一的储存节点。该注入电荷保存在储存节点，直到位元单元被抹除。快闪存储器是一种型式的非易失性存储器，使用浮动栅极位元单元构造。该位元单元包括至少一个电晶体(也就是浮动栅极电晶体)，该电晶体具有控制栅极与浮动栅极。该控制栅极用来适当地偏压该电晶体以用于读取、程式化与抹除，而浮动栅极用来作为位元单元的储存节点。该浮动栅极配置在电晶体的通道与控制栅极之间。该浮动栅极典型地由薄穿隧氧化物与通道分离，且由氧化物-氮化物-氧化物(ONO)介电层与控制栅极分离。当控制栅极适当地偏压时，该位元单元经由施加电荷到浮动栅极来程式化，并藉由从浮动栅极移除电荷来加以抹除。在程式化模式期间，电荷从通道经由穿隧氧化物被注入浮动栅极。该注入的方法可以透过富雷-诺特海姆(Fowler-Nordheim)穿隧或通道热电子注入(CHEI)。抹除动作典型地由从通道到浮动栅极之电荷的FN穿隧来达成。在近年来，对于SONOS的兴趣增加，因为浮动栅极NVM的可扩展性达到了它的极限。挑战之一来自于将浮动栅极从周围的层隔离。当装置的尺寸下降时，围绕该栅极的绝缘层也变小。这导致了在存储器位元之间增加的电容性耦合与在绝缘层中的小「针孔」制程缺陷的更大可能性，造成了放电路径。来自于尺寸下降的第二个挑战是用于形成穿隧的电压与正常电路操作电压之间增加的不匹配。当光学微影术变小，电路操作在比较低的电压以避免破坏，但是用来减少穿隧的电压并没有成比例下降。这使得将抹除与写入电路整合在存储器装置的其他部分变得更加困难。电压的不匹配也增加了对具有每一写入/抹除周期的长期破坏的可能性，这是一种习知为「损耗」(wear out)的效应。
技术实现思路
下列存储器架构与方法的各种实施例说明并不意图被视为限制随附申请专利范围的标的。根据一实施例，存储器架构可以包括具有非易失性存储器单元的阵列与一对独立控制的电压栗。该对电压栗耦合以用于在程式化与抹除操作期间供应正负偏压给存储器阵列，如此一来正负偏压之量的总和会施加跨越于经存取存储器单元的储存节点上。在优选实施方式中，存储器架构进一步包含用于储存可程式化值的多个暂存器，所述可程式化值由所述电压栗使用以独立控制该正偏压与负偏压的量。在优选实施方式中，存储器架构进一步包含处理器，该处理器耦合以用于决定与设定储存在所述多个暂存器内的可程式化值。在优选实施方式中，处理器独立选定用于预先程式化、抹除与程式化的每一操作的可程式化值。在优选实施方式中，处理器根据从温度感测器接收的温度量测来调整该可程式化值。在优选实施方式中，存储器架构进一步包含控制机制，该控制机制耦合至所述电压栗以用于控制正偏压与负偏压的持续时间。在优选实施方式中，处理器进一步耦合以供应栗赋能讯号给该控制机制，及其中该栗赋能讯号的持续时间控制该正偏压与负偏压的持续时间。在优选实施方式中，处理器独立选定用于预先程式化、抹除与程式化的每一操作的栗赋能讯号的持续时间。在优选实施方式中，处理器根据从温度感测器接收的温度量测来调整该栗赋能讯号的持续时间。在优选实施方式中，非易失性存储器单元中的每一者包含具有栅极端、漏极端、源极端与井区端的储存电晶体。在优选实施方式中，在抹除操作期间，施加负偏压到所存取存储器单元的储存电晶体的栅极端，施加正偏压到所存取存储器单元的储存电晶体的漏极端、源极端与井区端。在优选实施方式中，在抹除操作期间，施加正偏压到所有非选定存储器单元内的储存电晶体的栅极端。在优选实施方式中，在程式化操作期间，施加正偏压到所存取存储器单元的储存电晶体的栅极端，施加负偏压到所存取存储器单元的储存电晶体的漏极端、源极端与井区端。在优选实施方式中，在程式化操作期间，施加负偏压到所有非选定存储器单元内的储存电晶体的栅极端，同时施加禁止偏压到所有非选定存储器单元内的储存电晶体的漏极端与源极端。在优选实施方式中，从一个包含SONOS电晶体与浮动栅极电晶体的群组中选定该储存电晶体。在优选实施方式中，存储器架构进一步包含电压数位至类比转换器VDAC，该转换器耦合至所述电压栗以用于接收正偏压VPOS与负偏压VNEG。在优选实施方式中，该VDAC组构以用于产生范围在O伏特与VPOS之间的正电压，其中该正电压供应到该非易失性存储器单元的阵列以用于执行正边界模式读取操作。在优选实施方式中，该VDAC组构以产生范围在O伏特与VNEG之间的负电压，其中该负电压供应到该非易失性存储器单元的阵列以用于执行负边界模式读取操作。在优选实施方式中，存储器架构进一步包含测试介面，该测试介面耦合以用于将正偏压与负偏压绕线到存储器架构外面。根据另一实施例，提供了一种用于抹除或程式化存储器单元的方法，其特征在于，该方法包含:产生正偏压与负偏压；在程式化操作与抹除操作期间供应正偏压与负偏压给存储器单元；及其中在产生的步骤之前，该方法进一步包含独立控制用于程式化与抹除的每一操作的正偏压的量与负偏压的量。在优选实施方式中，在产生的步骤之前，该方法进一步包含独立控制用于程式化与抹除的每一操作的正偏压的持续时间与负偏压的持续时间。在优选实施方式中，在产生的步骤之前，该方法进一步包含根据温度量测调整该正偏压与负偏压的量与持续时间。【附图说明】图1是根据本专利技术一实施例描绘非易失性(NV)存储器架构的方块图；图2A是描绘可以被包括在图1的NV存储器阵列中的IT SONOS存储器单元的实施例的电路概略图；图2B是描绘可以被包括在图1的NV存储器阵列中的2T SONOS存储器单元的实施例的电路概略图；图3是描绘包括在IT或2T SONOS存储器单元内的N型SONOS电晶体的实施例的横截面图；图4是根据一实施例描绘可以用于IT与2T SONOS存储器单元的读取、抹除与程式化的偏压电压的表格；图5是根据一实施例描绘包含2T存储器单元的NV存储器阵列可以被划分成区块的一种方式的方块图；图6是根据一实施例挑绘包含2T存储器单元的NV存储器阵列可以被划分成区段的一种方式的方块图；图7是描绘可以被包本文档来自技高网...

【技术保护点】
一种存储器架构，其特征在于，包含：非易失性存储器单元的阵列；一对独立控制电压泵，所述电压泵耦合以用于在程式化与抹除操作期间供应正偏压和负偏压给存储器阵列，如此一来该正偏压和该负偏压之量的总和会施加跨越于经存取的存储器单元的储存节点上；用于储存可程式化值的多个暂存器，所述可程式化值由所述电压泵使用以独立控制该正偏压与该负偏压的量；系统效能控制器SPC，该系统效能控制器SPC耦合以用于决定与设定储存在所述多个暂存器内的可程式化值；以及控制机制，该控制机制耦合至所述电压泵以用于控制该正偏压与该负偏压的持续时间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：莱恩·希洛斯，斐德列克·杰能，维杰·司林尼瓦莎拉哈凡，伊葛·葛兹尼索夫，保罗·露丝，克里斯堤涅·松特，波丹·乔治克，里奥那德·吉特兰，詹姆士·迈尔斯，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US