移位寄存器及其驱动方法，栅极驱动电路技术

本发明专利技术公开了一种移位寄存器及其控制方法，栅极驱动电路，移位寄存器包括第一晶体管，控制端与第一控制节点电连接，以及扫描驱动单元、复位单元和保持控制单元，以及第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第三电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第四电平信号线电连接，输出端与所述移位寄存器的输出端电连接。本发明专利技术提供的移位寄存器极其驱动方法，栅极驱动电路，能够减小移位寄存器的功耗损失。

【技术实现步骤摘要】

本专利技术实施例涉及液晶显示
，尤其涉及移位寄存器及其驱动方法，栅极驱动电路。
技术介绍
在液晶显示装置的阵列基板上，形成有显示区域和围绕该显示区域的周边区域，在显示区域设置有呈矩阵排列的像素单元，每个像素单元通过一个薄膜晶体管进行控制，控制一行像素单元的所有薄膜晶体管的栅极与一条栅极线连接，对于包括X行像素单元的显示区域，则有X条栅极线引出，其中X为正整数。另外，在阵列基板的周边区域设置有栅极驱动电路，该栅极驱动电路由级联的移位寄存器依次连接形成，上述级联的移位寄存器与X条栅极线一一设置并电连接，工作时，上述级联的移位寄存器依次向对应的栅极线输出扫描信号。现有技术中的移位寄存器通常使用N型晶体管作为扫描信号的输出控制开关，其中通过对N型晶体管的栅极施加高电平，导通上述的N型晶体管，使得从该N型晶体管源极输入的高电平信号，可以从其漏极输出，即实现扫描信号的输出。而在非扫描信号输出阶段，该N型晶体管的栅极和漏极与一低电平信号线VGL导通，从而将该N型晶体管关闭，终止输出扫描信号。然而，若在N型晶体管的栅极和漏极同时施加低电平，且电位相等时，在N型晶体管的源极和漏极之间发生漏电流现象，该漏电流现象会造成一定的功耗损失，通常栅极驱动电路中级联的移位寄存器的数目较大，这也造成现有技术中栅极驱动电路的功耗损失较大。另外，若移位寄存器中使用P型晶体管时，也存在同样的问题。
技术实现思路
本专利技术实施例提供一种移位寄存器及其驱动方法，栅极驱动电路，用于减小移位寄存器的功耗损失。第一方面，本专利技术实施例提供了一种移位寄存器，包括:第一晶体管，栅极与第一控制节点电连接，所述第一晶体管的第一极与扫描信号输入线电连接，所述第一晶体管的第二极与所述移位寄存器的输出端电连接；扫描驱动单元，其控制端与前N级移位寄存器的输出端电连接，输入端与第一电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述第一晶体管导通并输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述第一晶体管，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线或第四电平信号线电连接，第二输入端与所述第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第三电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第四电平信号线电连接，输出端与所述移位寄存器的输出端电连接；所述第三电平信号线和所述第四电平信号线输出的电平信号极性相同，且第三电平信号线输出的电平信号比所述第四电平信号线输出的电平信号的绝对值大。第二方面，本专利技术实施例还提供一种栅极驱动电路，包括级联的移位寄存器。第三方面，本专利技术实施例还提供一种移位寄存器的驱动方法，包括:第一阶段，所述扫描驱动单元控制所述第一控制节点的电位以驱动所述第一晶体管导通，第一控制节点充电以提高所述第一控制节点的电位；第二阶段，所述第一晶体管导通，以将从扫描信号输入线输入的扫描信号从所述移位寄存器的输出端输出；第三阶段，复位单元控制所述第一控制节点的电位以关闭所述第一晶体管；第四阶段，第一保持单元将从第三电平信号线输入的电平信号传输到所述第一控制节点，以及第二保持单元将从所述第四电平信号线输入的电平信号传输到所述移位寄存器的输出端，所述第一晶体管保持截止状态。。本专利技术实施例提供的技术方案，通过设置第三电平信号线和第四电平信号线，其中第三电平信号线与第一保持单元的输入端电连接，第四电平信号线的输入端与第二保持单元的输入端电连接，使得在移位寄存器的第一晶体管在输出扫描信号并复位后，第一保持单元将第三电平信号线提供的电平信号施加到第一晶体管的栅极，第二保持单元将第四电平信号线提供的电平信号施加到第一晶体管的第二极，而第三电平信号线和第四电平信号线输出的电平信号极性相同，且第三电平信号线输出的电平信号比第四电平信号线输出的电平信号的绝对值大。具体的，当第一晶体管为N型晶体管时，则上述第三电平信号线和第四电平信号线均提供低电平信号，且第三电平信号线提供的低电平信号低于第四电平信号线提供的低电平信号，从而能够达到抑制漏电流，减小功耗损失；具体的，当第一晶体管为P型晶体管时，则上述第三电平信号线和第四电平信号线均提供高电平信号，且第三电平信号线提供的高电平信号高于第四电平信号线提供的高电平信号，从而能够达到抑制漏电流，减小功耗损失。【附图说明】图1A为本专利技术实施例提供的一种移位寄存器的电路示意图；图1B为本专利技术实施例提供的另一种移位寄存器的电路示意图；图2A为本专利技术实施例提供的一种移位寄存器的电路结构图；图2B为本专利技术实施例提供的另一种移位寄存器的电路结构图；图3为本专利技术实施例提供的另一种移位寄存器的电路结构图；图4是本专利技术实施例中N型晶体管的栅漏电压与漏电流的关系示意图；图5为本专利技术实施例提供的另一种移位寄存器的电路结构图；图6为本专利技术实施例提供的另一种移位寄存器的电路结构图；图7为本专利技术实施例提供给的一种栅极驱动电路的结构示意图；图8为本专利技术实施例提供的移位寄存器的驱动方法的流程图；图9为本专利技术实施例提供的移位寄存器的驱动时序图。【具体实施方式】下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部结构。图1A为本专利技术实施例提供的一种移位寄存器的电路示意图，如图1A所示，该移位寄存器包括第一晶体管21、扫描驱动单元22、复位单元23、保持控制单元24、第一保持单元25和第二保持单元26。其中第一晶体管21的栅极与第一控制节点P node电连接，第一晶体管21的第一极与扫描信号输入线20电连接，第一晶体管21的第二极与移位寄存器的输出端OUT电连接;扫描驱动单元22，其控制端与前N级移位寄存器的输出端OUTN电连接，输入端与第一电平信号线27电连接，输出端与第一控制节点P node电连接，用于控制第一控制节点P node的电位以驱动第一晶体管21导通并输出扫描信号，N为正整数；复位单元23，其控制端与后M级移位寄存器的输出端OUTM电连接，输入端与第二电平信号线28电连接，输出端与第一控制节点P node电连接，用于控制第一控制节点Pnode的电位以关闭第一晶体管21，M为正整数，具体的，一般可以取M与N的值相等；保持控制单元24，其控制端与第一控制节点P node电连接，第一输入端与第三电平信号线29，第二输入端与第一时钟信号线CKB电连接，输出端与第二控制节点N node电连接，用于控制第二控制节点N node的电位；另外，如图1B所示，在其他实施例中，保持控制单元24的第一输入端还可以与第四电平信号线30电连接；第一保持单元25，其控制端与第二控制节点N node电连接，输入端与第三电平信号线29电连本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：第一晶体管，栅极与第一控制节点电连接，所述第一晶体管的第一极与扫描信号输入线电连接，所述第一晶体管的第二极与所述移位寄存器的输出端电连接；扫描驱动单元，其控制端与前N级移位寄存器的输出端电连接，输入端与第一电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以驱动所述第一晶体管导通并输出扫描信号，N为正整数；复位单元，其控制端与后M级移位寄存器的输出端电连接，输入端与第二电平信号线电连接，输出端与所述第一控制节点电连接，用于控制所述第一控制节点的电位以关闭所述第一晶体管，M为正整数；保持控制单元，其控制端与所述第一控制节点电连接，第一输入端与第三电平信号线或第四电平信号线电连接，第二输入端与所述第一时钟信号线电连接，输出端与第二控制节点电连接，用于控制所述第二控制节点的电位；第一保持单元，其控制端与所述第二控制节点电连接，输入端与所述第三电平信号线电连接，输出端与所述第一控制节点电连接；第二保持单元，其第一控制端与所述第二控制节点电连接，第二控制端与第二时钟信号线电连接，输入端与所述第四电平信号线电连接，输出端与所述移位寄存器的输出端电连接；所述第三电平信号线和所述第四电平信号线输出的电平信号极性相同，且第三电平信号线输出的电平信号比所述第四电平信号线输出的电平信号的绝对值大。...

【技术特征摘要】

【专利技术属性】
技术研发人员：夏志强，敦栋梁，金慧俊，
申请(专利权)人：上海中航光电子有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31