基板电路及显示面板的信号测试电路制造技术

本发明专利技术公开一种用于基板电路。所术基板电路包括一基板、一软板区、一芯片区、多个基板导线区、多个基板栅极驱动电路区及多个开关。所述多个基板导线区包括多条基板导线，所述多条基板导线与所述芯片区电气连接。所述多个基板栅极驱动电路区包括多条栅极线，每一所述栅极线与所述基板导线之一电气连接。每一所述开关连接于一条所述栅极线与一条所述基板导线之间。

【技术实现步骤摘要】
【专利说明】
本专利技术涉及液晶显示
，特别是涉及一种基于LTPS (Low-τemperaturePoly-Si)面板的基板电路及显示面板，特别适用于信号测试。【
技术介绍
】随着低温多晶硅(LTPS)半导体薄膜晶体管的发展以及LTPS半导体本身超高载流子迀移率的特性，面板周边集成电路成为业界关注的焦点。出现大量关于System onPanel (SOP)的研究，使SOP逐步成为现实。在一般面板设计的过程中，画素测试(Cell Test)电路只局限于面板成盒后的测试，利用率较低。利用传统的画素测试电路进行驱动信号量测的过程中，面板GOA的负载会严重影响驱动信号的RC负载，影响IC侧经过WOA区域后的低RC负载波形的量测。如图1所示，一传统的显示面板的基板电路的示意图。所述基板包括:主动区(Active) 11、基板栅极驱动电路区(Gate On Array, GOA) 18、外部连接区(Fanout) 12、基板导线区(Wire On Array, W0A) 13，芯片区(Integrated Chip, IC) 14、软板区(FlexiblePrinted Circuit, FPC) 15及画素测试区(Cell Test Reg1n) 16。主动区11用于像素的显示。基板栅极驱动电路区18用于产生所述面板内的薄膜晶体管的栅极驱动信号。外部连接区12用于芯片区14与主动区11之间数据线的走线连接；画素测试区16包括多个测试垫17，画素测试区16用于测试画素的显示效果，过程管理是在芯片区14连接之前。基板导线区13用于面板周围走线的连接。芯片区14用于芯片的连接，通过芯片驱动面板内的电路和薄膜晶体管。软板区15用于连接一主板。如图2所示，图1中的画素测试电路的连接示意图。其中，在进行画素测试时，芯片区14是没有连接上去的。此时，信号从所述多个测试垫17输入到基板导线区13的走线之中，然后经由基板导线区13走线连接至基板栅极驱动电路区18，再驱动所述主动区11。由图可以看出，在面板设计当中，信号线也要从芯片区14侧引出，跟画素测试区16的信号线相互对应，以便于芯片区14连接之后通过芯片区14来进行面板10的驱动控制。在传统面板中，只通过图2所示所述多个测试垫17量测信号，此时量测的信号是经过所述基板导线区13和所述基板栅极驱动电路区18的高RC负载之后输出的波形，如果RC负载出现问题，则不能确定是所述基板导线区13的问题，还是所述基板栅极驱动电路区18的问题。故，有必要提出一种技术方案以解决上述问题。【
技术实现思路
】本专利技术提供一种利用信号测试垫进行面板驱动信号测量的方法，提高了画素测试电路的有效利用率。本专利技术提供的电路在输入到GOA模块的信号线之前添加了 TFT的控制模块，用于控制输入到GOA内部的信号，实现对于面板驱动信号的有效控制。本专利技术提供的电路设计不仅能够实现芯片区经过基板导线区和基板栅极驱动电路区的高RC负载之后输出的波形，也能够实现芯片区的信号经过基板导线区后低RC负载的波形准确的监控和量测。当量测的高Re负载信号不能够满足栅极线的驱动时，通过比对低Re负载和高RC负载的波形，很容易发现RC异常的区域(W0A或G0A)，为产品设计提供有力的参考。本专利技术的目的在于提供一种基板电路，设置于一基板，特别适用于信号测试。为实现上述目的，本专利技术提供一种用于基板电路。所术基板电路包括一芯片区、多个基板导线区、多个基板栅极驱动电路区及多个开关。所述多个基板导线区包括多条基板导线，所述多条基板导线与所述芯片区电气连接。所述多个基板栅极驱动电路区包括多条栅极线，每一所述栅极线与所述基板导线之一电气连接。每一所述开关连接于一条所述栅极线与一条所述基板导线之间。在一实施例中，所述基板电路还包含一主动区，连接所述多个基板栅极驱动电路区。所述主动区包括多个画素单元，所述画素单元连接所述多个基板栅极驱动电路区及所述芯片区的多条数据线。在一实施例中，所述基板为一玻璃基板。在一实施例中，所述基板电路还包括一软板区，用于连接所述芯片区至一外部组件。在一实施例中，所述基板电路还包括一外部连接区，用于收容连接所述主动区与所述芯片区的多条数据线。在一实施例中，各所述开关包含一薄膜晶体管，所述薄膜晶体管包括一第一端、一第二端及一控制端，所述第一端连接一条所述基板导线，所述第二端连接一条所述栅极线。在一实施例中，所述基板电路还包括多个画素测试区，每一所述画素测试区包括第一测试垫及多个第二测试垫。所述第一测试垫电气连接所述薄膜晶体管的所述控制端及所述芯片区。所述多个第二测试垫分别电气连接所述薄膜晶体管的第一端。在一实施例中，所述第一端是源极、所述第二端是汲极及所述控制端是栅极。在一实施例中，所述芯片区发出一控制信号，用于选择性导通/断开所述开关。本专利技术的另一目的在于提供一种显示面板。为实现上述目的，本专利技术提供一种包括上述其中之一的基板电路及一主板的显示面板。该主板与该基板电路连接并提供所述基板电路所需显示信息。通过本专利技术的上述技术方案，产生的有益技术效果在于:1.提高了画素测试电路的有效利用率。2.通过比对低RC负载和高RC负载的波形，很容易发现RC异常的区域(W0A或G0A)，为产品设计提供有力的参考。【【附图说明】】图1为一传统的显不面板的基板电路的不意图。图2为图1中的画素测试电路的连接示意图。图3为本专利技术的显不面板的基板电路的不意图。图4为图3中的画素测试电路的连接示意图。图5为图3的基板电路在实际操作时的工作时序图。【【具体实施方式】】以下各实施例的说明是参考附加的图式，用以例示本专利技术可用以实施的特定实施例。本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基板电路，设置于一基板，其特征在于，包括：一芯片区；多个基板导线区，各包括多条基板导线，所述多条基板导线与所述芯片区电气连接；多个基板栅极驱动电路区，各包括多条栅极线，每一所述栅极线与所述基板导线之一电气连接；及多个开关，每一所述开关连接于一条所述栅极线与一条所述基板导线之间。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵莽，田勇，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42