低噪音低功耗LDO电路制造技术

本发明专利技术涉及一种低噪音低功耗LDO电路,所述电路的基准电压Vref经运算放大器一OP1和运算放大器二OP2后连接至MOS驱动管的栅极，同时，基准电压Vref经运算放大器三OP3连接至运算放大器二OP2的输出端；上述MOS驱动管的源极连接至输入电压Vin，所述MOS驱动管的漏极经两个串联相连的分压电阻接地，两个分压电阻之间的采样点连接至运算放大器一OP1和运算放大器三OP3的输入端。本发明专利技术一种低噪音低功耗LDO电路,在保持大增益的同时，仍然具有功耗低且噪音低的优点。

【技术实现步骤摘要】
低噪音低功耗LDO电路
本专利技术涉及一种LDO电路，尤其是涉及一种噪音低、功耗低的LDO电路，属于集成芯片

技术介绍
LDO（lowdropoutregulator），是一种低压差线性稳压器，LDO电路因其具有结构简单、成本低廉以及封装体积小等优点，而在便携式电子设备中得到了广泛的应用；常规的LDO电路如图1所示，其由基准电压、运算放大器、MOS驱动管、串联分压电阻构成，基准电压输入运算放大器的同时，由分压电阻采样到的信号同时输入运算放大器，运算放大器比较采用信号和基准电压的电压值大小，然后将比较结果输出至MOS驱动管的栅极对其进行控制，从而实现对MOS驱动管的驱动调整；但是，这类常规LDO电路结构的电源变化对输出电压的影响较大，当负载电流发生比较大的变化时其性能不稳定，原因在于，当负载电流发生比较大的变化时，LDO电路的零点没有随着第二极点同向移动，因此对于稳定性造成了不良影响；如图1所示电路中，当负载电流发生比较大的变化第二极点将由低频移动到高频，而LDO电路的零点并没有发生变化，因此，第二极点由低频转移到高频使得LDO电路的稳定性变差；同时，也相应的增加了整个电路的功耗；并且，此时为了获取较为稳定的环路，运算放大器只能采用较小的增益，然而，对于指纹采集等精确要求较高的场合，小增益无法实现对信号的识别，此时若是增大增益，不但使得电路的稳定性变差，而且将引入更多的系统噪音，从而降低应用时对指纹的识别能力，并且使得其功耗增大，不利于便携式设备的续航。
技术实现思路
本专利技术的目的在于克服上述不足，提供一种低噪音低功耗LDO电路，其在保持大增益的同时，仍然具有功耗低且噪音低的优点。本专利技术的目的是这样实现的：一种低噪音低功耗LDO电路,所述电路的基准电压Vref经运算放大器一OP1和运算放大器二OP2后连接至MOS驱动管的栅极，同时，基准电压Vref经运算放大器三OP3连接至运算放大器二OP2的输出端；上述MOS驱动管的源极连接至输入电压Vin，所述MOS驱动管的漏极经两个串联相连的分压电阻接地，两个分压电阻之间的采样点连接至运算放大器一OP1和运算放大器三OP3的输入端。本专利技术一种低噪音低功耗LDO电路,基准电压Vref经噪音过滤模块一NR1接入运算放大器一OP1。本专利技术一种低噪音低功耗LDO电路,运算放大器二OP2的输出端经噪音过滤模块二NR2接入MOS驱动管的栅极。本专利技术一种低噪音低功耗LDO电路,MOS驱动管的源极和漏极之间连接有噪音过滤模块三NR3。本专利技术一种低噪音低功耗LDO电路,所述噪音过滤模块一NR1包含有并联设置的MOS驱动管一M1和MOS驱动管二M2，所述MOS驱动管一M1和MOS驱动管二M2的漏极和源极分别连接后构成噪音过滤模块一NR1的输入、输出端，且输出端上对地串接有一电容C1。本专利技术一种低噪音低功耗LDO电路,所述噪音过滤模块二NR2包含有MOS驱动管三gm1和MOS驱动管四gm2，所述MOS驱动管三gm1的栅极为噪音过滤模块二NR2的输入端，高电平VDD经电流源二I2、MOS驱动管三gm1的源漏极和电流源一I1后接地；所述MOS驱动管三gm1的源极构成噪音过滤模块二NR2的输出端，且所述MOS驱动管三gm1的漏极接入MOS驱动管四gm2的栅极，所述噪音过滤模块二NR2的输出端经MOS驱动管四gm2的源漏极后接地。本专利技术一种低噪音低功耗LDO电路,所述噪音过滤模块三NR3用于滤除高电平VDD中的噪音信号，此时，高电平VDD经电容Cx、MOS驱动管五的源漏极后接地，所述MOS驱动管五的栅极构成噪音过滤模块三NR3的输出端。与现有技术相比，本专利技术的有益效果是：本专利技术通过二级放大加两级反馈方式改进常规的LDO电路，并在电路中加入噪音过滤模块滤除相关噪音信号，从而使得电路在获得更大增益的同时，降低噪音和功耗。附图说明图1为一种常规LDO电路的电路结构示意图。图2为本专利技术一种低噪音低功耗LDO电路的电路结构示意图。图3为本专利技术一种低噪音低功耗LDO电路的噪音过滤模块一的电路结构示意图。图4为本专利技术一种低噪音低功耗LDO电路的噪音过滤模块二的电路结构示意图。图5为本专利技术一种低噪音低功耗LDO电路的噪音过滤模块三的电路结构示意图。图6为本专利技术一种低噪音低功耗LDO电路的噪音过滤模块三的输出模拟图。具体实施方式参见图1~6，本专利技术涉及的一种低噪音低功耗LDO电路,所述电路的基准电压Vref经噪音过滤模块一NR1连接至运算放大器一OP1的输入端，且该基准电压Vref同时连接至运算放大器三OP3的输入端，所述运算放大器三OP3的输出端连接至运算放大器二OP2的输出端，所述运算放大器一OP1的输出端经运算放大器二OP2、噪音过滤模块二NR2后连接至MOS驱动管的栅极，所述MOS驱动管的源极连接至输入电压Vin，所述MOS驱动管的漏极经两个串联相连的分压电阻接地，且MOS驱动管的源极和漏极之间连接有噪音过滤模块三NR3；两个分压电阻之间的采样点连接至运算放大器一OP1和运算放大器三OP3的输入端；优选的，上述运算放大器一OP1的输出端和分压电阻的采样点之间连接有电容；进一步的，上述噪音过滤模块一NR1、噪音过滤模块二NR2和噪音过滤模块三NR3可根据实际需求设置一个或多个；参见图3，所述噪音过滤模块一NR1包含有并联设置的MOS驱动管一M1和MOS驱动管二M2，所述MOS驱动管一M1和MOS驱动管二M2的漏极和源极分别连接后构成噪音过滤模块一NR1的输入、输出端，且输出端上对地串接有一电容C1；此时Vbias1＜Vbias2，工作时，MOS驱动管二M2先行导通，此时输入信号经MOS驱动管二M2对电容C1充电，当电容C1充满电后，MOS驱动管二M2上的栅极电压Vbias2降低，此时MOS驱动管一M1导通并对电容C1充电，从而构成RC滤波回路；参见图4，所述噪音过滤模块二NR2包含有MOS驱动管三gm1和MOS驱动管四gm2，所述MOS驱动管三gm1的栅极为噪音过滤模块二NR2的输入端，高电平VDD经电流源二I2、MOS驱动管三gm1的源漏极和电流源一I1后接地；所述MOS驱动管三gm1的源极构成噪音过滤模块二NR2的输出端，且所述MOS驱动管三gm1的漏极接入MOS驱动管四gm2的栅极，所述噪音过滤模块二NR2的输出端经MOS驱动管四gm2的源漏极后接地；参见图5，所述噪音过滤模块三NR3用于滤除高电平VDD中的噪音信号，此时，高电平VDD经电容Cx、MOS驱动管五的源漏极后接地，所述MOS驱动管五的栅极构成噪音过滤模块三NR3的输出端；噪音过滤模块三NR3的工作原理为，将设高电平未经噪音过滤模块三NR3时的输出电压为Va,经噪音过滤模块三NR3后的输出电压为Vb，通过噪音过滤模块三NR3中的电阻R、CX和MOS驱动管五的匹配，可使得Va、Vb构成180°的相位差，此时即可消除高电平VDD信号上的噪音信号；通过调整R、CX的值，还可以实现对不同频段的VDD噪声信号进行消除，特别适合具有各种SOC芯片系统的场合，如指纹采集和识别系统，该系统往往有某个频段的噪声较大，可以通过以上方法滤掉；其仿真模拟的输出为图6所示；该图中不同的zero的位置对应于不同的感兴趣频段。另外：需要注意的是，上述具本文档来自技高网...

【技术保护点】
一种低噪音低功耗LDO电路,其特征在于：所述电路的基准电压Vref经运算放大器一OP1和运算放大器二OP2后连接至MOS驱动管的栅极，同时，基准电压Vref经运算放大器三OP3连接至运算放大器二OP2的输出端；上述MOS驱动管的源极连接至输入电压Vin，所述MOS驱动管的漏极经两个串联相连的分压电阻接地，两个分压电阻之间的采样点连接至运算放大器一OP1和运算放大器三OP3的输入端。

【技术特征摘要】
1.一种低噪音低功耗LDO电路,其特征在于：所述电路的基准电压Vref经运算放大器一OP1和运算放大器二OP2后连接至MOS驱动管的栅极，同时，基准电压Vref经运算放大器三OP3连接至运算放大器二OP2的输出端；上述MOS驱动管的源极连接至输入电压Vin，所述MOS驱动管的漏极经两个串联相连的分压电阻接地，两个分压电阻之间的采样点连接至运算放大器一OP1和运算放大器三OP3的输入端；基准电压Vref经噪音过滤模块一NR1接入运算放大器一OP1；所述噪音过滤模块一NR1包含有并联设置的MOS驱动管一M1和MOS驱动管二M2，所述MOS驱动管一M1和MOS驱动管二M2的漏极和源极分别连接后构成噪音过滤模块一NR1的输入、输出端，且输出端上对地串接有一电容C1。2.如权利要求1所述一种低噪音低功耗LDO电路,其特征在于：运算放大器二OP2的输出端经噪音过滤模块二NR2接入MOS驱动管的栅极。3.如权利要求1...

【专利技术属性】
技术研发人员：陶宪博，
申请(专利权)人：江阴市飞凌科技有限公司，
类型：发明
国别省市：江苏;32