表征高低压相互串扰特性的测试方法技术

本发明专利技术提出了一种高压环境对标准单元库影响的测试方法，考虑到SOI低压与高压器件共存的工作环境，该方法通过测量被测单元的延迟和信号的波动，实现对高压环境下，单元工作情况的检测。通过设置高压器件与低压器件的多种距离，以及通过缓冲器设置高压器件的开启时刻，测试高压环境对测试单元的不同种类的影响。在测试芯片中添加选择器来减少PAD的个数，达到了减少芯片面积的目的。

【技术实现步骤摘要】

本专利技术属于芯片设计领域，特别涉及利用高压环境对SOI标准单元库影响的测试方法。
技术介绍
随着集成电路的快速发展，传统的硅工艺在器件理论、器件结构以及制作工艺上出现了越来越多的问题：集成度的提高导致了功耗的迅速增加，栅氧化层变薄导致介质层容易被击穿，这些问题都严重制约着集成电路的发展。而SOI作为一种全介质隔离技术，有着传统体硅不可比拟的优点。由于它采用的是全介质隔离结构，SOI器件的抗辐射特性好，彻底消除了体硅CMOS电路的闩锁效应，并且SOI工艺比传统的体硅面积小。但是仅仅了解SOI器件如何进行设计、制造是不够的。对一般IC设计者，因缺乏设计平台与IP工具支持，让IC设计者即使想采用此工艺也无所适从。在SOI技术形成产业化需要与自动化平台相关的链接文件，而标准单元库是连接集成电路设计与制造工艺之间的桥梁。所以建立一套准确的标准单元库成为一项必要的工作。由于SOI工艺的特殊性，SOI的高压器件可以与普通器件生产在同一款芯片上，我们需要考虑高压环境对库单元的影响，本专利提出一种测试电路，该电路表征了高压环境下标准单元的工作情况。
技术实现思路
本专利技术提出了一种高压环境对标准单元库影响的测试方法，考虑到SOI低压与高压器件共存的工作环境，该方法通过测量被测单元的延迟和信号的波动，实现对高压环境下，测试单元工作情况的检测。测试芯片中设置与低压器件不同距离的高压器件，通过控制不同距离高压器件的开启，来测量其对低压测试单元的影响，最终的测试结果对设计者有着指导作用。考虑到高压器件不同开启时刻对测试单元的影响不同，如图2高压器件在开启时刻1开启会对测试单元的逻辑值有影响，高压器件在开启时刻2开启影响测试单元信号的波动。设置BUF以及选择器来控制高压器件的开启时刻，以达到测试的目的。为了减少测试芯片的面积，在测试芯片设置选择器逻辑，通过选择器来控制测试单元的打开和关闭，以及高压器件的开启时刻。这种方法可以极大的减少输入引脚个数，从而达到减少芯片面积的目的。附图说明图1是本专利技术实施例测试方法原理图；图2高压器件不同开启时刻对于标准单元影响示意图。具体实施方式1如图1，将不同的测试单元与输入端口连接，通过选择器控制信号control1选择测试单元的输出，将高压模块按照与测试单元的不同距离放置，通过选择器control3控制不同距离高压模块的开启。2如图2，通过control2信号控制不同BUF的开启，控制高压模块的开启时刻。3Set,与input信号共同控制选择器2来控制高压模块的开启4使用control2控制选择器2，选择0个BUF，使高压器件与待测单元同时开启，即图2所示的开启时刻1。测量此时高压信号的开启对于测试单元逻辑值的影响。5使用control2控制选择器3，选择多个个BUF，使高压器件在待测单元信号稳定时刻开启，即图2所示的开启时刻2。直接测量测试单元的输出端查看信号的波动情况。本文档来自技高网...

【技术保护点】
一种测试高压环境对标准单元影响的方法，测试不同距离高压器件的开关对标准单元的影响，以及高压器件开启时刻对于测试单元的影响。

【技术特征摘要】
1.一种测试高压环境对标准单元影响的方法，测试不同距离高压器件的开关对标准单元的影响，以及高压器件开启时刻对于测试单元的影响。
2.如权利要求1所述的测试高压器件开启时刻影响的测试电路，其特征在于通过逻辑电路的设置选择不...

【专利技术属性】
技术研发人员：徐帆，陈曦，张翼，程玉华，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：上海;31