一种用于Pseudo-MOS表征的测试台及其测试方法技术

本发明专利技术涉及半导体领域制造测试领域，具体地是一种用于半导体薄膜材料电学性能表征的Ｐｓｅｕｄｏ－ＭＯＳ测试台及其测试方法，包括测试台、测试台架、固定配件、导电载物台及测试屏蔽盒，其特征在于：还包括压力控制系统、探针定位系统，测试台上装有导电载物台及测试屏蔽盒，压力控制系统、探针定位系统采用固定配件安装在测试台架上；本发明专利技术的有益效果是：该测试台在样品不接受外界光电干预的条件下便可以对样品施加相应的电流、电压，从而对半导体薄膜样品进行电学性能测试，测试的数据非常精确，而且测试周期短。

【技术实现步骤摘要】

本专利技术涉及半导体领域制造测试领域，具体地是一种用于半导体 薄膜材料电学性能表征的Pseudo-M0S测试台及其测试方法。技术背景随着微电子技术的迅猛发展，高性能、高集成度、多功能IC的 研发对材料的要求越来越苛刻，新型半导体薄膜材料(如SOI、 GeOI、 SiGeOI、 sSOI、 GaN薄膜等)是下一代集成电路重要基础材料 ，能够满足微电子禾斗技 发展的要求。目前，发展新技术、降低新型半导体薄膜材料的成本、 发展半导体薄膜材料、研制半导体薄膜材料的新结构、提高电路集成 度、降低功耗等是现代半导体技术的主要发展趋势。而电学性能与检测是半导体薄膜材 料研发及生产应用的关键参数，是半导体薄膜技术发展应用的必要条 件，也是制备性能优越的超大规模集成电路和系统的前提条件。对以SOI (绝缘体上硅)材料为代表的半导体薄膜材料，常规的 电学测试一般采用C-V或M0S器件方法。采用这些常规测试方法，很 难精确评估以SOI为代表的半导体薄膜材料上下界面及顶层硅膜的 电学特性;对于M0S器件方法，制作器件的工艺流程复杂、测试 周期长，这延长了S0I材料的研发周期，不能适应微电子技术的迅速 本文档来自技高网...

【技术保护点】
一种用于Ｐｓｅｕｄｏ－ＭＯＳ表征的测试台，包括测试台、测试台架、固定配件、导电载物台及测试屏蔽盒，其特征在于：还包括压力控制系统、探针定位系统，测试台上装有导电载物台及测试屏蔽盒，压力控制系统、探针定位系统采用固定配件安装在测试台架上。

【技术特征摘要】

【专利技术属性】
技术研发人员：张恩霞，言智，于治水，曹阳根，何佳，黄晨，
申请(专利权)人：上海工程技术大学，
类型：发明
国别省市：31[中国|上海]