阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术提供一种阵列基板及其制作方法、一种显示装置。所述阵列基板的制作方法包括：S1、形成包括栅极的图形；S2、形成包括源极和漏极中的一者的图形；S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。本发明专利技术无需制作刻蚀阻挡层，从而简化了阵列基板的制作工艺，并简化了阵列基板的结构。

【技术实现步骤摘要】

本专利技术涉及显示
，具体涉及一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置。
技术介绍
在液晶显示领域中，薄膜晶体管的有源层一直使用稳定性能、加工性能等优异的硅系材料，硅系材料主要分为非晶硅和多晶硅，其中非晶硅材料迁移率很低，而多晶硅材料虽然有较高的迁移率，但用其制造的器件均匀性较差，良率低，单价高。所以近年来，用透明氧化物半导体膜来制作薄膜晶体管(TFT)的有源层，并应用于电子器件及光器件的技术受到广泛关注。如图1和图2所示的是现有的氧化物薄膜晶体管阵列基板的结构示意图，在阵列基板的制作过程中，为了防止在刻蚀源漏极的过孔中，刻蚀液对有源层产生侵蚀而影响影响薄膜晶体管稳定性，通常在有源层和源漏极之间设置有刻蚀阻挡层，因此，整个制作工艺至少需要六次工艺，分别制作：栅极1、有源层2、刻蚀阻挡层3、源极4和漏极5、钝化层6上的过孔和像素电极7。从而使得工艺步骤较多，过程较复杂。
技术实现思路
本专利技术的目的在于提供一种阵列基板及其制作方法、一种包括所述阵列基板的显示装置，以简化阵列基板的制作工艺。为了实现上述目的，本专利技术提供一种阵列基板的制作方法，包括：S1、形成包括栅极的图形；S2、形成包括源极和漏极中的一者的图形；S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。优选地，所述步骤S2中形成的是包括漏极的图形，所述步骤S1和步骤S2同步进行，所述制作方法还包括在步骤S1之前进行的：S0、形成包括像素电极的图形，并使得所述像素电极与所述漏极电连接。优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。优选地，所述制作方法还包括在步骤S0之前进行的：在衬底上对应于漏极的区域形成凹槽，以使得像素电极的对应于漏极的部分以及漏极的沿其厚度方向的至少一部分位于所述凹槽内。优选地，通过激光直写的方法形成所述凹槽。优选地，步骤S0、步骤S1和步骤S2同步进行，同步进行的步骤包括：S11、依次形成透明电极材料层、金属材料层和光刻胶层；S12、利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使得第一区域的光刻胶层被去除，第二区域的光刻胶层厚度小于第三区域的光刻胶层厚度，其中所述第三区域对应于源极和漏极所在区域，所述第二区域对应于像素电极上没有覆盖漏极的区域，所述第一区域对应于所述第二区域和所述第三区域以外的区域；S13、进行第一次刻蚀，去除第一区域的透明电极材料层和金属材料层；S14、对光刻胶进行灰化，以区域第二区域的光刻胶；S15、进行第二次刻蚀，去除第二区域的金属材料层，形成包括栅极、漏极和像素电极的图形。优选地，所述制作方法还包括在步骤S2和S3之间进行的：S21、形成绝缘层；S22、在所述绝缘层的对应于漏极的部分形成过孔，以使得有源层通过所述过孔与所述漏极相连。相应地，本专利技术还提供一种阵列基板，包括设置在衬底上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，该有源层为金属氧化物半导体，所述源极和漏极中的一者位于所述有源层的靠近衬底的一侧，所述源极和漏极中的另一者覆盖所述有源层，所述源极、漏极和有源层均与所述栅极绝缘间隔。优选地，所述漏极位于所述有源层的靠近衬底的一侧，所述源极覆盖所述有源层，所述阵列基板还包括与所述漏极电连接的像素电极。优选地，所述栅极在衬底上的正投影与所述有源层在衬底上的正投影间隔开。优选地，所述衬底的对应于所述漏极的区域设置有凹槽，所述像素电极对应于漏极的部分以及所述漏极的沿其厚度方向的至少一部分位于所述凹槽内。优选地，所述阵列基板还包括绝缘层，所述绝缘层覆盖所述栅极，且所述绝缘层上对应于所述漏极的部分形成有过孔，所述有源层通过所述过孔与所述漏极相连。相应地，本专利技术还提供一种显示装置，包括本专利技术提供的上述阵列基板。本专利技术中，由于所述源极和漏极中的另一者是覆盖有源层的，因此，进行构图工艺时，刻蚀液不会接触到有源层，不会侵蚀到有源层，因此，无需单独制作现有技术中的刻蚀阻挡层来保护有源层，从而减少了工艺步骤，简化了制作工艺。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1是现有技术中阵列基板的俯视图；图2是图1的A-A剖视图；图3是本专利技术的实施例中阵列基板的结构俯视图；图4是图3的B-B剖视图；图5是图3的C-C剖视图；图6是同步形成栅极、漏极、像素电极时依次形成透明电极材料层、金属材料层和光刻胶层的示意图；图7是对光刻胶层进行曝光显影后的结构示意图；图8是对图7的结构进行第一次刻蚀后的结构示意图；图9是对光刻胶层进行灰化后的结构示意图；图10是对图9的结构进行第二次刻蚀后的结构示意图；图11是将剩余的光刻胶剥离后的结构示意图。其中，附图标记为：1、栅极；2、有源层；3、刻蚀阻挡层；4、源级；5、漏极；6、钝化层；7、像素电极；8、衬底；9、绝缘层；10、光刻胶层；1a、金属材料层；7a透明电极材料层；11、栅线；12、数据线。具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。作为本专利技术的一方面，提供一种阵列基板的制作方法，包括以下步骤：S1、形成包括栅极的图形；S2、形成包括源极和漏极中的一者的图形；S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层所述栅极绝缘间隔，所述有源层为金属氧化物半导体，例如，铟锌氧化物(IZO)、铟镓锌氧化物(IGZO)、锡酸镉(Cd2SnO4)等；S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。在本专利技术中，源极和本文档来自技高网...

【技术保护点】
一种阵列基板的制作方法，其特征在于，包括：S1、形成包括栅极的图形；S2、形成包括源极和漏极中的一者的图形；S3、形成包括有源层的图形，所述有源层位于所述源极和漏极中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所述有源层为金属氧化物半导体；S4、形成包括源极和漏极中的另一者的图形，并使得该源极和漏极中的另一者覆盖所述有源层；其中，包括源极的图形与包括漏极的图形均与包括栅极的图形绝缘间隔。

【技术特征摘要】
1.一种阵列基板的制作方法，其特征在于，包括：
S1、形成包括栅极的图形；
S2、形成包括源极和漏极中的一者的图形；
S3、形成包括有源层的图形，所述有源层位于所述源极和漏极
中的一者的背离衬底的一侧，且所述有源层与所述栅极绝缘间隔，所
述有源层为金属氧化物半导体；
S4、形成包括源极和漏极中的另一者的图形，并使得该源极和
漏极中的另一者覆盖所述有源层；
其中，包括源极的图形与包括漏极的图形均与包括栅极的图形
绝缘间隔。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤S2
中形成的是包括漏极的图形，所述步骤S1和步骤S2同步进行，所
述制作方法还包括在步骤S1之前进行的：
S0、形成包括像素电极的图形，并使得所述像素电极与所述漏
极电连接。
3.根据权利要求1所述的制作方法，其特征在于，所述栅极在
衬底上的正投影与所述有源层在衬底上的正投影间隔开。
4.根据权利要求2或3所述的制作方法，其特征在于，所述制
作方法还包括在步骤S0之前进行的：
在衬底上对应于漏极的区域形成凹槽，以使得像素电极的对应
于漏极的部分以及漏极的沿其厚度方向的至少一部分位于所述凹槽
内。
5.根据权利要求4所述的制作方法，其特征在于，通过激光直
写的方法形成所述凹槽。
6.根据权利要求2或3所述的制作方法，其特征在于，步骤S0、
步骤S1和步骤S2同步进行，同步进行的步骤包括：
S11、依次形成透明电极材料层、金属材料层和光刻胶层；
S12、利用半色调掩膜板对所述光刻胶层进行曝光并显影，以使
得第一区域的光刻胶层被去除，第二区域的光刻胶层厚度小于第三区
域的光刻胶层厚度，其中所述第三区域对应于源极和漏极所在区域，
所述第二区域对应于像素电极上没有覆盖漏极的区域，所述第一区域
...

【专利技术属性】
技术研发人员：牛菁，崔承镇，张方振，孙双，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11