半导体器件的集电极结构及TI-IGBT制造技术

本发明专利技术提供了一种半导体器件的集电极结构及TI-IGBT，其中集电极结构包括：与漂移区的掺杂类型相反的集电区；与漂移区的掺杂类型相同的短路区，短路区与集电区相互隔离；形成于集电区与短路区背离漂移区一侧的集电极；覆盖集电区与短路区之间的集电极的绝缘体，绝缘体背离漂移区一侧的表面与集电区和短路区之间的集电极的表面相接触，朝向漂移区一侧的表面与漂移区的表面相接触，且与集电区和短路区均相接触。由于上述背面结构中从集电区上方传输至短路区的电子电流的传导路径为集电极上方→绝缘体上方→短路区上方，因此电子传导路径的电阻较大，从而用更小尺寸的集电区就可以完全抑制回跳现象，最终提高了器件的抗短路和功率循环能力。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地说，涉及一种半导体器件的集电极结构及T1-1GBT0
技术介绍
T1-1GBT (Triple Mode Integrate-1nsulated Gate Bipolar Transistor,三模式集成绝缘栅型双极晶体管)是一种将传统的VDMOS (Vertical Double Diffused MetalOxide Semiconductor Field Effect Transistor,垂直双扩散金属氧化物半导体场效应晶体管)、IGBT (Insulated Gate Bipolar Transistor,绝缘栅型双极晶体管)和 FRD (FastRecovery D1de,快恢复二极管)三种器件的结构和功能集成为一体的半导体器件。以N沟道T1-1GBT为例，T1-1GBT的结构如图1所示，包括:相对的MOS (MetalOxide Semiconductor,金属氧化物半导体)结构11与集电极结构13,及位于MOS结构11与集电极结构13之间的N— (N型轻掺杂)漂移区12。其中，MOS结构11包括:位于漂移区12表面内的P_ (P型轻掺杂)阱区111和P+ (P型重掺杂)深阱区112 ;位于阱区111表面内的N+(N型重掺杂)发射区113 ;位于阱区111和发射区113上的栅氧化层114 ;位于栅氧化层114上的栅极G ;位于深阱区112和部分发射区113上的发射极E。集电极结构13包括:位于漂移区12背离MOS结构11的一侧的N+缓冲层131 ;位于缓冲层131上的P+集电区132和N+短路区133 ;覆盖在集电区132和短路区133上的集电极C。从上述结构可知，T1-1GBT的MOS结构11与传统的VDM0S、IGBT等器件的MOS结构相似，集电极结构13则综合了 VDMOS和IGBT集电极结构的特点，既有N型区域，又有P型区域，因此，T1-1GBT具有VDMOS和IGBT各自的优点，既有较快的关断速度，又有较低的导通压降。并且，T1-1GBT可以双向导通电流，可以在很多的应用场合中不必反向并联FRD，即T1-1GBT集成有FRD的功能。T1-1GBT虽然相对于传统的半导体器件具有性能和成本上的诸多优势，但是也存在一些缺点，最主要的就是回跳现象。回跳现象是指在T1-1GBT导通初期，电流密度很小，集电极与发射极之间的电压很大，但当Vra大于一个特定值Vp时，Vce会陡降，电流密度则陡增。当多个T1-1GBT芯片并联工作时，回跳现象会导致这些芯片无法均流，电流会集中在首先发生回跳的芯片上，从而会将芯片逐个烧毁。因此，T1-1GBT在设计时要极力避免回跳现象，否则器件无法正常工作。传统T1-1GBT通过增加集电区132的宽度来消除回跳现象。但是,这种方法会导致器件工作时内部电流分布均匀性较差，从而导致器件的的抗短路能力和功率循环能力较差。
技术实现思路
本专利技术提供了一种半导体器件的集电极结构及T1-1GBT，以在不影响半导体器件的抗短路能力和功率循环能力的基础上，减轻器件的回跳现象。为实现上述目的，本专利技术提供了如下技术方案:一种半导体器件的集电极结构，所述集电极结构形成于所述半导体器件的漂移区的一侧，包括:与所述漂移区的掺杂类型相反的集电区；与所述漂移区的掺杂类型相同的短路区，所述短路区与集电区相互隔离；形成于所述集电区与所述短路区背离所述漂移区一侧的集电极；覆盖所述集电区与短路区之间的集电极的绝缘体，所述绝缘体背离所述漂移区一侧的表面与所述集电区和短路区之间的集电极的表面相接触，所述绝缘体朝向所述漂移区一侧的表面与所述漂移区的表面相接触，且所述绝缘体与所述集电区和短路区均相接触。优选的，所述绝缘体位于所述集电区和短路区背离所述漂移区的一侧。优选的，所述绝缘体填充于所述集电区和短路区之间的间隔区域，且所述绝缘体的厚度大于或等于所述集电区和短路区的厚度。优选的，所述半导体器件的集电极结构还包括:形成于所述漂移区表面内的缓冲层，所述缓冲层的掺杂类型与所述漂移区的掺杂类型相同。优选的，所述缓冲层覆盖所述集电区背向所述漂移区一侧的表面之外的其它表面。优选的，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与所述缓冲层的厚度之和。优选的，所述缓冲层包括:第一缓冲层和第二缓冲层，所述第一缓冲层覆盖所述集电区背向所述漂移区一侧的表面之外的其它表面，所述第二缓冲层覆盖所述短路区背向所述漂移区一侧的表面之外的其它表面，且所述第一缓冲层与第二缓冲层相互隔离。优选的，当所述绝缘体填充于所述集电区和短路区之间的间隔区域时，所述绝缘体的厚度大于或等于所述集电区与第一缓冲层和厚度之和，且大于或等于所述短路区与第二缓冲层的厚度之和。优选的,所述绝缘体的材料为Si02、Si3N4或S1N。本专利技术还提供了一种T1-1GBT，包括以上任一项所述的半导体器件的集电极结构。优选的，所述T1-1GBT包括:位于所述漂移区背离所述集电极结构一侧的MOS结构。优选的，所述T1-1GBT为N沟道T1-1GBT或P沟道T1-1GBT。与现有技术相比，本专利技术所提供的技术方案至少具有以下优点:本专利技术所提供的半导体器件的背面结构及T1-1GBT中，背面结构包括:集电区、短路区、集电极和绝缘体，通过将集电区与短路区相互隔离，并将绝缘体设置于二者相互隔离的区域处，使绝缘体覆盖集电区与短路区之间的集电极，且与集电区和短路区之间的集电极、集电区和短路区之间的间隔区域(包括缓冲层)均相接触，也可与集电区和短路区的一部分相接触，从而使从集电区上方传输至短路区的电子电流的传导路径为集电极上方一绝缘体上方一短路区上方，最终通过短路区进入集电极。由于集电区与短路区相互隔离，因此电子电流在绝缘体上方必须通过漂移区传导，漂移区的电阻远大于缓冲层电阻，而现有技术中的T1-1GBT在导通初期电子电流是从缓冲层中传导的，从而保证了本专利技术所提供的T1-1GBT从集电区上方传输至短路区的电子电流通道有较大的传导电阻，有效抑制了回跳现象的产生。本专利技术所提供的T1-1GBT用很小尺寸的集电区就可以完全抑制回跳现象，保证了器件工作过程中电流分布较高的均匀性，最终提高了器件的抗短路和功率循环能力【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中T1-1GBT单个元胞的结构图；图2为半导体器件回跳现象产生的原理图；图3为半导体器件产生回跳现象的1-V曲线图；图4为现有技术中T1-1GBT多个元胞的结构图；图5为本专利技术实施例一所提供的半导体器件的背面结构及T1-1GBT的结构图；图6为本专利技术实施例二所提供的半导体器件的背面结构及T1-1GBT的结构图；图7为本专利技术实施例三所提供的半导体器件的背面结构及T1-1GBT的结构图；图8为本专利技术实施例四所提供的半导体器件的背面结构及T1-1GBT的结构图；图9为本专利技术实施例五所提供的半导体器件的背面结构及T1-1GB本文档来自技高网...

【技术保护点】
一种半导体器件的集电极结构，所述集电极结构形成于所述半导体器件的漂移区的一侧，其特征在于，所述集电极结构包括：与所述漂移区的掺杂类型相反的集电区；与所述漂移区的掺杂类型相同的短路区，所述短路区与集电区相互隔离；形成于所述集电区与所述短路区背离所述漂移区一侧的集电极；覆盖所述集电区与短路区之间的集电极的绝缘体，所述绝缘体背离所述漂移区一侧的表面与所述集电区和短路区之间的集电极的表面相接触，所述绝缘体朝向所述漂移区一侧的表面与所述漂移区的表面相接触，且所述绝缘体与所述集电区和短路区均相接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：张文亮，朱阳军，滕渊，
申请(专利权)人：上海联星电子有限公司，中国科学院微电子研究所，江苏中科君芯科技有限公司，
类型：发明
国别省市：上海;31