驻留内存的读取控制电路制造技术

驻留内存的读取控制电路，包括输出直流电源的电源转换器、驻留内存单元和读/写电路，电源转换器的输出端连接读/写电路；调压器，提供电压可调节的第三直流电源，第三直流电源的电压范围是从预定最小值到预定最大值，且其预定最大电压值等于电源转换器的电压值；控制处理单元，由待机切换至工作状态时，控制第三直流电源的电压从预定最小值上升至预定最大值，由工作切换至待机状态时，第三直流电源的电压从预定最大值下降至预定最小值；控制处理单元的输出端连接调压器的控制端，调压器的输出端连接驻留内存单元的电源端。由于设置了调压器，可在CPU准备进入休眠状态时先将驻留内存的电源电压降低至较低值，从而减小驻留内存的静态电流消耗。

【技术实现步骤摘要】

本专利技术涉及一种读取控制电路，尤其是一种驻留内存的读取控制电路。
技术介绍
在一些超低功耗系统，例如蓝牙4.0系统，需要用一次性电池供电超过数月。其中通常会采用驻留内存(Retent1n Memory)来保存一些AP (应用CPU: Applicat1nProcessor)或 CPU(中央 CPU:Central Processing Unit)或MCU(单片机:Micro ControlUnit)运行状态数据。例如一种可穿戴式人体健康监测设备，需要不断存储人体历史健康数据(例如血压、心跳次数等)，每次系统被唤醒重新量测健康数据时，需要与上次或历史数据进行比较，如果发生突然的剧烈变化，可能预示人体健康出现重大疾病的前兆，可穿戴式人体健康监测设备可以产生预警通知。现在都是通过直流-直流转换器(降压型)为AP或CPU或MCU、读/写电路和驻留内存供电，有的电路在直流-直流转换器和AP或CPU或MCU之间设有可控开关。通常驻留内存需要在AP或CPU或MCU要休眠(指它们之间的可控开关断开，直流-直流转换器仍工作)时，仍要维持工作，寄存一些关键性的信息，以便CPU被重新唤醒时，可以知道历史情况。驻留内存通常会有静态功耗，这些功耗会减少系统的续航时间。降低功耗，有助于增加系统的续航时间，极大的增强产品的竞争力。随着系统日益复杂，驻留内存的大小却在增加，更大的驻留内存可以存储更多信息，实现更强大的功能。但通常驻留内存越大，其消耗的静态电流越大。因此需要改进驻留内存的设计来减小其静态电流。有鉴于此，特提出本专利技术。
技术实现思路
本专利技术要解决的技术问题在于克服现有技术的不足，提供一种在控制处理单元准备进入休眠状态时可减小驻留内存的静态电流消耗的驻留内存的读取控制电路。为解决上述技术问题，本专利技术采用技术方案的基本构思是:一种驻留内存的读取控制电路，包括用于输出一直流电源的电源转换器、驻留内存单元和用于对驻留内存单元进行读/写操作的读/写电路，所述电源转换器的输出端连接所述读/写电路的电源端；还包括:调压器，提供电压可调节的第三直流电源，第三直流电源的电压范围是从预定最小电压值到预定最大电压值，所述第三直流电源的预定最大电压值等于所述电源转换器的电压值；控制处理单元，用以在由待机状态切换至工作状态时，控制第三直流电源的电压从预定最小电压值上升至预定最大电压值，在由工作状态切换至待机状态时，控制第三直流电源的电压从预定最大电压值下降至预定最小电压值；所述控制处理单元的输出端连接所述调压器的控制端，所述调压器的输出端连接所述驻留内存单元的电源端。 进一步地，所述控制处理单元，用以在由待机状态切换至工作状态时，控制调压器输出的第三直流电源电压从预定最小电压值分η级逐步上升至预定最大电压值，在由工作状态切换至待机状态时，控制调压器输出的第二电源电压从预定最大电压值η级逐步下降至预定最小电压值，n ^ 2，η为整数。优选的，所述调压器包括第一直流电源输入端、第二直流电源输入端、电流源、第一 NMOS管、第二 NMOS管、电阻、A可控开关、B可控开关、第三NMOS管和两个电容；所述控制处理单元为CPU ；所述第一 NMOS管和第二 NMOS管的栅极相连，所述第一 NMOS管的漏极与其栅极相连，所述第一 NMOS管的源极和衬底相连，所述第三NMOS管的栅极和漏极相连，所述第三NMOS管的源极和衬底接地，所述调压器的第一直流电源输入端通过所述电流源连接所述第一 NMOS管的漏极，所述调压器的第一直流电源输入端还连接所述第二 NMOS管的漏极，所述电阻连接在所述第一 NMOS管的源极、衬底的连接点和第三NMOS管的栅极和漏极的连接点之间，所述A可控开关的电源端与所述电阻并联，所述CPU的输出端连接所述A可控开关的控制端和所述B可控开关的控制端，所述第二 NMOS管的源极和衬底相连作为所述调压器的输出端，所述B可控开关的电源端连接在第二直流电源输入端和调压器的输出端之间，一个所述电容连接在所述第一 NMOS管的栅极和地之间，第二 NMOS管的源极和衬底相连并接地，另一个所述电容连接在所述第二 NMOS管的源极和地之间；在由待机状态切换至工作状态时，控制处理单元先输出第一控制信号使得A可控开关断开，再输出第二控制信号使B可控开关闭合使调压器输出的电压从预定最小电压值上升至预定最大电压值；在由工作状态切换至待机状态时，控制处理单元先输出第三控制信号以使得A可控开关闭合，再输出第四控制信号使得B可控开关断开使调压器输出的电压从预定最大电压值下降至预定最小电压值。优选的，所述调压器包括第一直流电源输入端、第二直流电源输入端、电流源、第一 NMOS管、第二 NMOS管、至少两个电阻、与所述电阻数量相等的A可控开关、B可控开关、第三NMOS管和两个电容，所述控制处理单元为CPU ；所述第一 NMOS管和第二 NMOS管的栅极相连，所述第一 NMOS管的漏极与其栅极相连，所述第一 NMOS管的源极和衬底相连，所述第三NMOS管的栅极和漏极相连，所述第三NMOS管的源极和衬底接地，所述调压器的第一直流电源输入端通过所述电流源连接所述第一 NMOS管的漏极，所述第一 NMOS管的漏极与其栅极相连，所述调压器的第一直流电源输入端还连接所述第二 NMOS管的漏极，所述至少两个电阻串联在所述第一 NMOS管的源极、衬底的连接点和第三NMOS管的栅极和漏极的连接点之间，每个所述A可控开关的电源端并联一个所述电阻，所述CPU的输出端分别连接所述A可控开关的控制端和所述B可控开关的控制端，所述第二 NMOS管的源极和衬底相连作为所述调压器的输出端，所述B可控开关的电源端连接在第二直流电源输入端和调压器的输出端之间，一个所述电容连接在所述第一NMOS管的栅极和地之间，第二 NMOS管的源极和衬底相连并接地，另一个所述电容连接在所述第二 NMOS管的源极和地之间；在由待机状态切换至工作状态时，控制处理单元先输出第一控制信号使得多个A可控开关依次断开，再输出第二控制信号使B可控开关闭合使调压器输出的电压逐步从预定最小电压值上升至预定最大电压值；在由工作状态切换至待机状态时，控制处理单元先输出第三控制信号以使得多个A可控开关闭合，再输出第四控制信号使得B可控开关断开使调压器输出的电压逐步从预定最大电压值下降至预定最小电压值。优选的，所述至少两个电阻的电阻值按2的倍数递增或相等。优选的，所述调压器包括第一直流电源输入端、第二直流电源输入端、电流源、第一 NMOS管、第二 NMOS管、两个电阻、A可控开关、B可控开关、第三NMOS管和电容，所述控制处理单元为CPU ；所述第一直流电源输入端通过所述电流镜和所述第一 NMOS管的漏极相连，所述第一直流电源输入端还连接所述第二 NMOS管的漏极，所述第一 NMOS管和第二 NMOS管的栅极相连，且所述两个电阻串联连接在所述第一 NMOS管和第二 NMOS管的栅极之间，所述第一 NMOS管的源极和衬底相连，并连接所述第三NMOS管的漏极，所述第三NMOS管的源极和衬底接地，所述第二 NMOS管的栅极和地之间连接一个所述电容，所述第二 NMOS管的源极和衬底均通过另一个所述电容接地，所述A可控开关的电源端连接在所述直流本文档来自技高网...

【技术保护点】
一种驻留内存的读取控制电路，包括用于输出一直流电源的电源转换器、驻留内存单元和用于对驻留内存单元进行读/写操作的读/写电路，所述电源转换器的输出端连接所述读/写电路的电源端；其特征在于，还包括：调压器，提供电压可调节的第三直流电源，第三直流电源的电压范围是从预定最小电压值到预定最大电压值，所述第三直流电源的预定最大电压值等于所述电源转换器的电压值；控制处理单元，用以在由待机状态切换至工作状态时，控制第三直流电源的电压从预定最小电压值上升至预定最大电压值，在由工作状态切换至待机状态时，控制第三直流电源的电压从预定最大电压值下降至预定最小电压值；所述控制处理单元的输出端连接所述调压器的控制端，所述调压器的输出端连接所述驻留内存单元的电源端。

【技术特征摘要】

【专利技术属性】
技术研发人员：王钊，王才宝，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：江苏;32