被配置为减少程序故障的NOR型闪存装置制造方法及图纸

被配置为减少程序故障的NOR型闪存装置。本发明专利技术的实施方式包括能够减少或消除程序故障的NOR型闪存装置。在一些实施方式中，所述NOR型闪存装置包括存储器阵列、行选择电路、列选择电路和程序驱动器电路。所述存储器阵列包括具有第一扇区位线和第二扇区位线的存储器扇区。所述存储器阵列还包括多个闪存单元，该多个闪存单元被设置在具有顺序地排列的多个单元位线和多个字线的矩阵结构上。所述单元位线按顺序交替地限定为第一单元位线和第二单元位线。所述第一单元位线响应于其列选择信号而连接至所述第一扇区位线，所述第二单元位线响应于其列选择信号而连接至所述第二扇区位线。

【技术实现步骤摘要】
【专利摘要】被配置为减少程序故障的NOR型闪存装置。本专利技术的实施方式包括能够减少或消除程序故障的NOR型闪存装置。在一些实施方式中，所述NOR型闪存装置包括存储器阵列、行选择电路、列选择电路和程序驱动器电路。所述存储器阵列包括具有第一扇区位线和第二扇区位线的存储器扇区。所述存储器阵列还包括多个闪存单元，该多个闪存单元被设置在具有顺序地排列的多个单元位线和多个字线的矩阵结构上。所述单元位线按顺序交替地限定为第一单元位线和第二单元位线。所述第一单元位线响应于其列选择信号而连接至所述第一扇区位线，所述第二单元位线响应于其列选择信号而连接至所述第二扇区位线。【专利说明】被配置为减少程序故障的NOR型闪存装置
本专利技术的实施方式涉及NOR型闪存装置，并且更具体地说，涉及能够减少或消除程序故障的NOR型闪存装置。
技术介绍
具有批量擦除功能的闪存装置可以具有堆叠有浮置栅极和控制栅极的堆叠型栅极结构。具有闪存单元的闪存装置已经被广泛用于便携式电子装置(例如，膝上型计算机、个人数字助理(PDA)或蜂窝电话)、计算机基本输入/输出系统(计算机B1S)以及打印机。 在电路方面，闪存装置可以分类为NAND型闪存装置和NOR型闪存装置。NOR型闪存装置因各个闪存单元并联连接在单元位线(bit line)与地电压之间而有利于高速操作。 图1是常规NOR型闪存装置的一部分的图，其例示了设置有闪存单元的存储器阵列MARR的一部分以及与存储器阵列MARR的该部分有关的电路。参照图1，该存储器阵列MARR包括多个存储器扇区MSEC，各个存储器扇区MSEC包括多个闪存单元MC，该多个闪存单元MC设置在包括多个字线WL和多个单元位线CBL的矩阵结构上。在这种情况下，各个单元位线CBL通过相应的连接开关CNSW连接至扇区位线TBL (例如，第一扇区位线TBL〈1>或第二扇区位线TBL〈2>)。而且，所述多个扇区位线TBL通过相应的全局开关GLSW连接至全局位线GBL。在这种情况下，可以将程序电压(大约5V)从与该全局位线GBL对应的扇区位线TBL施加至连接至编程闪存单元的单元位线CBL。 在图1的NOR型闪存装置中，现在将查看特定闪存单元MC〈1，2>被编程的情况下的单元位线CBL的电压。可以将大约5V的程序电压VPRO施加至连接至该特定闪存单元MC〈1，2>的单元位线CBL〈2> (即，编程单元位线CBL〈2>)。 然而，在向编程单元位线CBL〈2>施加程序电压期间，如图2所示，可以使相邻单元位线CBL〈1>和CBL〈3>进入浮置状态。在这种情况下，在闪存单元编程期间，进入程序禁止状态的相邻单元位线CBL〈1>和CBL〈3>可能因单元位线CBL〈1>和CBL〈3>与编程单元位线CBL<2>之间的耦合噪声而升压至相当高的电压。 由此，常规NOR型闪存装置可能遭受因无意地对连接至相邻单元位线CBL〈1>和CBL<3>的闪存单元MC〈1，1>和MC〈1，3>进行编程而造成的故障。 作为引用，在图1中，可以响应于由单元列解码器提供的信号，驱动连接开关CNSW以将相应位线CBL连接至它们的对应扇区位线TBL。而且，可以响应于由全局解码器提供的信号，驱动全局开关GLSW以将相应扇区位线TBL连接至全局位线GBL。
技术实现思路
本专利技术的实施方式致力于一种能够减少或消除程序故障的NOR型闪存装置。 在一些实施方式中，所述NOR型闪存装置包括存储器阵列、行选择电路、列选择电路以及程序驱动器电路。所述存储器阵列包括至少一个存储器扇区，其中，所述至少一个存储器扇区包括第一扇区位线和第二扇区位线。所述存储器阵列还包括多个闪存单元，该多个闪存单元被设置在具有顺序地排列的多个单元位线和多个字线的矩阵结构上。所述单元位线按顺序交替地限定为第一单元位线和第二单元位线。所述行选择电路被配置为被驱动以选择所述多个字线中的与行地址对应的字线。所述列选择电路被配置为被驱动以选择所述多个单元位线中的与列地址对应的单元位线。所述程序驱动器电路被配置为被驱动以向所选择的单元位线提供程序电压。所述第一单元位线响应于其列选择信号而连接至所述第一扇区位线，并且所述第二单元位线响应于其列选择信号而连接至所述第二扇区位线。 【专利附图】【附图说明】 通过参照附图来对本专利技术的示例性实施方式进行详细描述，本领域普通技术人员将更加清楚本专利技术的以上和其它目的、特征以及优点，附图中: 图1是常规NOR型闪存装置的一部分的图； 图2是用于描述在图1的常规NOR型闪存装置中，在程序操作期间被编程的单元位线的控制状态和被设置为与被编程的该单元位线相邻的单元位线的控制状态的图； 图3是例示根据本专利技术的示例性实施方式的NOR型闪存装置的图； 图4是图3的存储器阵列的一部分以及与存储器阵列的该部分有关的组件的图；以及 图5是用于描述在图3的NOR型闪存装置中，在程序操作期间被编程的单元位线的控制状态以及被设置为与被编程的该单元位线相邻的单元位线的控制状态的图。 【具体实施方式】 在本说明书中，相同的标号和括号〈> 中的附加标号被用于表示具有相同构造和功能的组件。在这种情况下，这些组件将统称为相同的标号。而且，括号〈> 中的附加标号将跟随相同的标号，以分离地彼此区别这些组件。 另外，应注意到，统称为“位线”的数据线根据其位置将被称为各种术语，诸如“单元位线”、“扇区位线”以及“全局位线”。 现在将参照附图对本专利技术的实施方式进行更全面的描述，附图中示出了本专利技术的示例性实施方式。 图3是例示根据本专利技术的示例性实施方式的NOR型闪存装置I的图，图4是图3的存储器阵列10的一部分以及与存储器阵列10的该部分有关的组件的图。参照图3和图4，根据本专利技术的示例性实施方式的NOR型闪存装置I可以包括存储器阵列10、行选择电路20、列选择电路30以及程序驱动器电路40。 该存储器阵列10包括至少一个存储器扇区，举例来说，诸如第一存储器扇区110和第二存储器扇区120，如图4所示。在本说明书中，仅对第一存储器扇区110进行简要描述。因为其余存储器扇区(例如，120)可以具有与第一存储器扇区110相同的构造，所以这里省略其描述。 存储器扇区110包括第一扇区位线TBL〈1>和第二扇区位线TBL〈2>。并且，存储器扇区110包括多个闪存单元MC，该多个闪存单元MC设置在具有顺序地排列的多个单元位线CBL和多个字线WL的矩阵结构上。 行选择电路20被配置为被驱动以选择所述多个字线WL中的与行地址RADD对应的字线WL。在一些实施方式中，行选择电路20包括被设置为与存储器扇区110对应的行解码器21，并且该行解码器21被配置为选择并激活对应的存储器扇区110的多个字线WL中的一个。 列选择电路30被配置为被驱动以选择所述多个单元位线CBL中的与列地址CADD对应的单元位线CBL。在一些实施方式中，列选择电路30包括第一单元列解码器31、第二单元列解码器32以及被设置为与存储器扇区110对应的全局列解码器33。在这本文档来自技高网...

【技术保护点】
一种NOR型闪存装置，该NOR型闪存装置包括：存储器阵列，该存储器阵列包括至少一个存储器扇区，其中，所述至少一个存储器扇区包括第一扇区位线和第二扇区位线，其中，所述存储器阵列包括多个闪存单元，该多个闪存单元被设置在包括顺序地排列的多个单元位线和多个字线的矩阵结构上，并且其中，所述单元位线按顺序被交替地限定为第一单元位线和第二单元位线；行选择电路，该行选择电路被配置为，被驱动以选择所述多个字线中的与行地址对应的字线；列选择电路，该列选择电路被配置为，被驱动以选择所述多个单元位线中的与列地址对应的单元位线；以及程序驱动器电路，该程序驱动器电路被配置为，被驱动以向所选择的单元位线提供程序电压，其中，所述第一单元位线响应于其列选择信号而连接至所述第一扇区位线，并且所述第二单元位线响应于其列选择信号而连接至所述第二扇区位线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：安承汉，
申请(专利权)人：菲德里克斯有限责任公司，
类型：发明
国别省市：韩国;KR