驱动电路及其控制方法技术

一种驱动电路多个级移位寄存器电路。第n级移位寄存器电路包含致能单元、禁能单元和第一控制单元。致能单元用以根据时序信号和第n级操作信号产生第n级驱动信号。禁能单元接收逻辑电位信号。当禁能单元借由致能信号而被致能时，禁能单元控制第n级操作信号和第n级驱动信号的电压电位大约相同于第一逻辑电位信号的电压电位。第一控制单元用以根据控制信号而致能以产生致能信号以致能禁能单元。

【技术实现步骤摘要】
【专利说明】
本专利技术是关于一种驱动电路，且特别是有关于一种可提升稳压能力的驱动电路。【
技术介绍
】一般而言，液晶显示装置包含有多个像素单元、栅极驱动电路以及源极驱动电路。源极驱动电路是用以提供多个数据电压信号。栅极驱动电路包含多个级移位寄存器电路，用以提供多个栅极信号。栅极信号用以控制像素单元中的像素晶体管的导通和截止，借以控制所述数据信号写入至所述像素单元。当像素晶体管欲截止时，其对应的级移位寄存器电路需将栅极信号拉降至低逻辑电位。然而，在已知级移位寄存器的运作中，负责控制将驱动信号拉降至低逻辑电位的晶体管因长时间受到高逻辑电位偏压的影响下，会导致晶体管老化且充电能力下降，进而无法使栅极信号稳定且维持在低逻辑电位，甚至会有突波(fluctuat1n)的情况发生。突波的存在可能会导致像素晶体管误开启或漏电，或导致驱动电路操作异常。【
技术实现思路
】因此，本专利技术的一目的在于提供一种驱动电路，用以提升稳定驱动信号的能力，并且避免突波的情况发生。本专利技术的一态样是在于提供一种驱动电路。驱动电路包含多个级移位寄存器电路用以输出依序的多个驱动信号。所述级移位寄存器电路中的第η级移位寄存器电路包含致能单元、禁能单元和第一控制单元。致能单元用以根据时序信号和第η级操作信号产生所述驱动信号中的第η级驱动信号。禁能单元接收第一逻辑电位信号。当禁能单元接收第一致能信号而被致能时，禁能单元使第η级操作信号和第η级驱动信号的电压电位转换为第一逻辑电位信号的电压电位。第一控制单元受控制信号致能并产生第一致能信号以致能禁能单元，使禁能单元将操作信号和驱动信号由致能电位转换到第一逻辑电位信号的电压电位。其中该控制信号为所述级移位寄存器中的第(n+k)级移位寄存器电路产生的信号，其特征在于，k为大于I的正整数。本专利技术的另一态样是在于提供一种驱动电路。驱动电路包含多个级移位寄存器电路用以输出依序的多个驱动信号。所述级移位寄存器电路中的第η级移位寄存器电路包含第一晶体管、第二晶体管第、三晶体管和第四晶体管。第一晶体管的控制端用以接收第η级操作信号。第一晶体管的第一端用以接收时序信号。第二晶体管的第二端用以输出所述驱动信号中的第η级驱动信号。第二晶体管的控制端用以接收致能信号。第二晶体管的第一端电性耦接第一晶体管的第二端。第二晶体管的第二端用以接收第一逻辑电位信号。第三晶体管的控制端用以接收致能信号。第三晶体管的第一端电性耦接第一晶体管的控制端。第三晶体管的第二端用以接收第一逻辑电位信号。第四晶体管的控制端用以接收控制信号。第四晶体管的第一端电性耦接第四晶体管的控制端或用以接收第二逻辑电位信号。第四晶体管的第二端电性耦接第二晶体管的控制端和第三晶体管的控制端。第四晶体管根据控制信号产生致能信号，且第二晶体管和第三晶体管借由致能信号导通。本专利技术的又一态样是在于提供一种控制方法。所述控制方法适用于第η级移位寄存器电路。控制方法包含:根据时序信号和第η级操作信号产生第η级驱动信号；根据控制信号产生第一致能信号以致能第η级移位寄存器电路中的一禁能单元，进而将第η级操作信号的电压电位转移到第一逻辑电位信号的电压电位，其中，控制信号为第(n+k)级移位寄存器电路产生的信号，其中，k为大于I的正整数；及当第η级操作信号的电压电位大约相同于第一逻辑电位信号的电压电位时，根据第二逻辑电位信号产生第二致能信号，根据第二致能信号致能禁能单元，进而通过禁能单元将第η级操作信号的电压电位维持在第一逻辑电位信号的电压电位。综上所述，通过在级移位寄存器电路中增加第一控制单元，可增加其充电能力，并且稳定禁能单元的电压电位，使得操作信号和驱动信号可稳定并维持在低逻辑电位。另外，通过将原本的第二控制单元和第四控制单元接收的第一逻辑电位信号(例如:接地端的信号)换成提供给第一控制单元的控制信号，可使得充电的速度进一步提升，并且避免漏电流的情况发生。【【附图说明】】为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下:图1是根据本专利技术的一实施例绘示的一种驱动电路的示意图；图2是根据本专利技术的一实施例绘示的一种第η级移位寄存器电路的示意图；图3Α是根据本专利技术的第η级移位寄存器电路上的信号的时序图；图3Β是根据图2的第η级移位寄存器电路在电路操作一段时间元件老化后产生的第η级操作信号的波形图；图4是根据本专利技术的一实施例绘示的一种第η级移位寄存器电路的示意图；图5是根据图4的第η级移位寄存器电路产生的第η级驱动信号的波形图；图6Α是根据本专利技术的一实施例绘示的一种第η级移位寄存器电路600Α的示意图；图6Β是根据本专利技术的一实施例绘示的一种第η级移位寄存器电路600Β的示意图；图6C是根据本专利技术的一实施例绘示的一种第η级移位寄存器电路600C的示意图。 【符号说明】100:驱动电路110_(1):第I级移位寄存器电路110_(2):第2级移位寄存器电路110_(η):第η级移位寄存器电路 110_(n+m):第(n+m)级移位寄存器电路200:第η级移位寄存器电路 210:致能单元220:致能控制单元 230:禁能单元 301?304:突波240:第一禁能控制单元250:第二禁能控制单元400:第η级移位寄存器电路410:致能单元420:致能控制单元430:第一禁能单元435:第二禁能单元440:第一控制单元450:第二控制单元455:第三控制单元460:第四控制单元600Α:第η级移位寄存器电路610:致能单元620:致能控制单元630:第一禁能单元635:第二禁能单元640Α:第一控制单元650Α:第二控制单元655Α:第三控制单元660Α:第四控制单元600Β:第η级移位寄存器电路640Β:第一控制单元650Β:第二控制单元655Β:第三控制单元660Β:第四控制单元600C:第η级移位寄存器电路640C:第一控制单元650C:第二控制单元655C:第三控制单元660C:第四控制单元HC_(n-4)?HC_(n+4):时序信号G_(n):第η级驱动信号G_(n_4):第(n_4)级驱动彳目号G_ (n+4):第(n+4)级驱动彳目号Q_(n):第n级操作信号Q_(n-4):第(n-4)级操作信号Q_(n+4):第(n+4)级操作信号VSS:第一逻辑电位信号LCl:第二逻辑电位信号 LC2:第三逻辑电位信号 SCL:控制信号 SEN1_1, SEN1_2:第一致能信号 SEN2_1, SEN2_2:第二致能信号 TRl?TR21:晶体管 tl?t6:时刻 P (η):电压电位【【具体实施方式】】下文是举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本专利技术所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本专利技术所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露之内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本本文档来自技高网...

【技术保护点】
一种驱动电路，其特征在于，包含：多个级移位寄存器电路，用以输出依序的多个驱动信号，该多个级移位寄存器电路中的一第n级移位寄存器电路包含：一致能单元，用以根据一时序信号和一第n级操作信号产生该多个驱动信号中的一第n级驱动信号；一禁能单元，电性耦接该致能单元，接收一第一逻辑电位信号，其中，当该禁能单元借由一第一致能信号而被致能时，该禁能单元控制该第n级操作信号和该第n级驱动信号的电压电位大约相同于该第一逻辑电位信号的电压电位；一第一控制单元，电性耦接该禁能单元，用以根据一控制信号而致能以产生该第一致能信号以致能该禁能单元，使该禁能单元将该第n级操作信号由一致能电位转换到该第一逻辑电位信号的电压电位；其中该控制信号为该多个级移位寄存器中的一第(n+k)级移位寄存器电路产生的信号，其中，k为大于1的正整数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：董哲维，林炜力，陈嘉亨，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71