一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法技术

本发明专利技术公开了一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法，该优化电路包括运算放大，列选通开关，反馈开关，积分信号选通开关，参考信号选通开关，积分信号采样开关，参考信号采样开关，参考信号采样保持电容，积分信号采样保持电容。和传统读出电路列缓冲器相比，本发明专利技术避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应，大大抑制了列缓冲器对采样保持电路信号完整性的破坏。

【技术实现步骤摘要】

本专利技术涉及互补型金属-氧化物-半导体(CMOS)图像传感器领域，具体涉及一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法。
技术介绍
图像传感器是现代电子成像系统的核心，图像传感器主要基于两种工艺实现，CMOS工艺和电荷耦合器件(CCD)工艺。CMOS图像传感器技术由于其集成度高、体积小、功耗低等优点，在最近几年取得了飞速发展。CMOS图像传感器读出电路的速度、精度决定了传感器的帧频、动态范围及MTF(调制传输函数)等指标，因此其设计的好坏直接影响着图像传感器的功能和性能。读出电路中列缓冲器的作用是将前级采样数据快速输出，由于列缓冲输出端存在很长的导线，会引入较大的寄生电阻和寄生电容，同时后级电路也存在输入电容，为了实现数据的快速输出，列缓冲器需要具有很高的带宽。图2(a)所示为传统的列缓冲电路，然而该结构存在严重的电荷分享效应。在正常工作时，采样电容35和36分别采样到参考信号和积分信号，而后开关34和33依次接通，通过列缓冲器将积分信号和参考信号输出到后级进行黑电平校正。由于列缓冲器的单位增益带宽必须很高，因此列缓冲器的输入对管尺寸较大，输入寄生电容也很大，因此列缓冲器输入电容和采样电容之间的电荷分享效应不容忽视。研宄表明，经列缓冲器输出的积分信号和参考信号之差减小为原来的C2/(C+Cg)2倍，C和Cg分别为采样电容和列缓冲器输入端寄生电容，严重破坏了光电信号的完整性。如图2(b)为改进的列缓冲电路结构，和图2(a)相比，该结构增加了一个列缓冲器，且列缓冲器输入端直接与采样电容上极板相连，中间无开关控制，因此，在采样电容进行采样时，列缓冲器输入栅寄生电容保存了同样的电压，消除了在读出时列缓冲输入栅电容和采样电容之间的电荷分享效应。然而，该结构存在严重的“回踢”(kick-back)效应。以如图3所示的运算放大器结构为例进行说明，在每列缓冲器使能之前的采样时间内，采样电容40完成对前级可编程增益放大器(PGA)输出信号的采样，设采样到列缓冲输入端的电压为Vin，在采样时间结束后，列缓冲器逐列使能，列缓冲器从休眠到使能转变过程中，输入管漏源电压发生较大变化，通过栅漏交叠电容41和栅源交叠电容42耦合到采样电容40，引起栅电压发生较大变化，破坏了采样保持电容40上存储信号的完整性。
技术实现思路
本专利技术提出了一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法，本列缓冲器信号完整性优化电路避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应。一种图像传感器读出电路中列缓冲器信号完整性优化电路，包括列缓冲器，所述列缓冲器包括运算放大器，列选通开关，反馈开关，第一积分信号选通开关和第二信号选通开关，第一参考信号选通开关和第二参考信号选通开关，第一积分信号采样开关和第二积分信号采样开关，第一参考信号采样开关和第二参考信号采样开关，参考信号采样保持电容，及积分信号采样保持电容；所述运算放大器正输入端与共模电平VCM连接，输出端上连接有列选通开关；所述反馈开关两端分别接运算放大器输出端和负向输入端；所述参考信号采样保持电容上极板通过第一参考信号采样开关连接至前级可编程增益放大器输出端，积分信号采样保持电容通过第一积分信号采样开关连接至前级可编程增益放大器输出端；所述第一积分信号选通开关两端分别接运算放大器输出端和积分信号米样电容的上极板，第二信号选通开关两端分别接运算放大器负输入端和积分信号采样电容的下极板；第一参考信号选通开关两端分别接运算放大器输出端和参考信号采样电容的上极板，第二参考信号选通开关两端分别接运算放大器负输入端和参考信号采样电容的下极板；第二参考信号米样开关两端分别接运算放大器正输入端和参考信号米样电容的下极板，第二积分信号采样开关两端分别接运算放大器正输入端和参考信号采样电容的下极板。所述运算放大器的输出端和负向端输入管之间存在隔离器件。一种图像传感器读出电路中列缓冲器信号完整性优化电路的优化方法，包括以下步骤:在读取采样某列数据时，该列缓冲器需提前一个时钟周期进入使能状态，且将运算放大器连接为单位增益形式，以建立运算放大器工作点，而后列选通开关接通，反馈开关断开，期间积分信号选通开关和参考信号选通开关依次接通，分别输出积分信号和参考信号。作为本专利技术的进一步改进，所述采样阶段包括以下步骤，第一参考信号采样开关、第一积分信号采样开关、第二积分信号采样开关和第二参考信号采样开关接通，参考信号采样保持电容和积分信号采样保持电容分别完成对参考信号和积分信号的采样，采样完成后第一参考信号采样开关和第一积分信号采样开关断开，而第二积分信号采样开关和第二参考信号采样开关仍处于接通状态，因此电容处于对采样信号的保持状态，上述处理过程各列列缓冲器并行完成。作为本专利技术的进一步改进，所述第一参考信号采样开关和第一积分信号采样开关的控制时序受前级可编程增益放大器约束。作为本专利技术的进一步改进，所述输出积分信号步骤包括以下步骤，第一积分信号选通开关和第二信号选通开关接通，积分信号采样电容跨接到运算放大器负向输入端和输出端，第二积分信号采样开关断开，以隔离共模电平VCM和运算放大器负向输入端。作为本专利技术的进一步改进，所述输出参考信号步骤包括以下步骤，第一参考信号选通开关和第二参考信号选通开关接通，参考信号采样电容跨接到运算放大器负向输入端和输出端，同时，参考信号采样开关断开，以隔离共模电平VCM和运算放大器负向输入端。作为本专利技术的进一步改进，所述建立运算放大器工作点，需要适当的共模电平VCM使得运放工作在合理的电压范围。与现有技术相比，本专利技术具有以下优点:本专利技术一种CMOS图像传感器列缓冲器信号完整性优化电路，根据电容的电荷守恒原理，采用电荷翻转采样技术，通过时序控制使每列列缓冲器在选通前一个时钟周期进入使能状态，一是运算放大器工作点的提前建立；二是利用了运算放大器、采样电容的负反馈作用，使得采样保持电容上的信号即使改变后仍能恢复。避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应，大大抑制了列缓冲器对采样保持电路信号完整性的破坏。进一步，运算放大器的输出端和负向端输入管之间存在隔离器件，其负向端输入管源漏电压均不变，因此栅源、栅漏交叠电容上的电荷均未改变，也就不会产生kick-back效应。本专利技术的优化方法基于在列缓冲器信号完整性优化电路，很好的解决了电荷分享效应和因运算放大器工作点的较大变化导致的kick_back(回踢)效应，将以上两种效应引入的误差减小了 90%以上，因此可大大提高图像传感器的动态范围并改善系统成像当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种CMOS图像传感器读出电路中列缓冲器信号完整性优化电路，其特征在于：包括列缓冲器，所述列缓冲器包括运算放大器(10)，列选通开关(11)，反馈开关(12)，第一积分信号选通开关(13)和第二信号选通开关(15)，第一参考信号选通开关(14)和第二参考信号选通开关(16)，第一积分信号采样开关(18)和第二积分信号采样开关(19)，第一参考信号采样开关(17)和第二参考信号采样开关(100)，参考信号采样保持电容(101)，及积分信号采样保持电容(102)；所述运算放大器(10)正输入端与共模电平VCM连接，输出端上连接有列选通开关(11)；所述反馈开关(12)两端分别接运算放大器(10)输出端和负向输入端；所述参考信号采样保持电容(101)上极板通过第一参考信号采样开关(17)连接至前级可编程增益放大器输出端，积分信号采样保持电容(102)通过第一积分信号采样开关(18)连接至前级可编程增益放大器输出端；所述第一积分信号选通开关(13)两端分别接运算放大器(10)输出端和积分信号采样电容(102)的上极板，第二信号选通开关(15)两端分别接运算放大器(10)负输入端和积分信号采样电容(102)的下极板；第一参考信号选通开关(14)两端分别接运算放大器(10)输出端和参考信号采样电容(101)的上极板，第二参考信号选通开关(16)两端分别接运算放大器(10)负输入端和参考信号采样电容(101)的下极板；第二参考信号采样开关(100)两端分别接运算放大器(10)正输入端和参考信号采样电容(101)的下极板，第二积分信号采样开关(19)两端分别接运算放大器(10)正输入端和参考信号采样电容(102)的下极板。...

【技术特征摘要】

【专利技术属性】
技术研发人员：韩本光，吴龙胜，何杰，郭仲杰，
申请(专利权)人：中国航天科技集团公司第九研究院第七七一研究所，
类型：发明
国别省市：陕西;61