公开一种包括包含第一半导体芯片和第二半导体芯片的叠层结构的电子装置。在一个示例中，所述第一半导体芯片包括在其中布置传感器的传感器部分，且所述第二半导体芯片包括在其中处理由所述传感器获得的信号的信号处理部分。该信号处理部分包括高击穿电压晶体管电路和低击穿电压晶体管电路。该低击穿电压晶体管电路包括耗尽型场效应晶体管。
【技术实现步骤摘要】
【专利说明】电子装置相关申请的交叉引用本申请要求于2013年12月26日提交的日本优先权专利申请JP2013-268253的权益，其整体内容通过引用合并于此。
本公开涉及电子装置。
技术介绍
在诸如固态成像器件(具有其中诸如CMOS图像传感器的多个传感器以二维矩阵布置的结构)之类的电子装置中，对于信号处理的进步和小型化的需求正在增加。为了实现该需求，例如日本未审查专利申请公开第2011-159958号已经提出了通过以叠层(laminat1n)结构提供多个半导体芯片将大型信号处理电路集成在具有等效于现有技术中的尺寸的尺寸的半导体芯片中的方法。具体地，该方法具有如下叠层结构，其中在配备有用于信号处理的逻辑电路的芯片(以下，还可以称为“第二半导体芯片”)上叠层配备有其中以二维矩阵布置生成模拟信号的多个传感器的传感器部分(传感器阵列)的半导体芯片(以下，还可以称为“第一半导体芯片”)。配置第一半导体芯片的各种电路以及配置第二半导体芯片的各种电路例如通过在第一半导体芯片中形成的直接接触(through contact)(硅)VIA (TC (S)V)彼此连接。因此，通过以此方式叠层多个半导体芯片来实现电子装置的小型化。
技术实现思路
顺便提及，在半导体芯片中，每单位面积半导体器件的数量变得巨大，导致整体上在半导体芯片中半导体器件的泄漏电流的增加的主要缺点。存在由伴随着功耗增加的热噪声引起的传感器的性能劣化的另一主要缺点。因此，期望提供具有如下配置和结构的电子装置，其中在半导体芯片中可以实现低功耗并可以防止热噪声引起的传感器的性能劣化。根据一个示例，公开了包括包含第一半导体芯片和第二半导体芯片的叠层结构的电子装置。第一半导体芯片包括其中布置传感器的传感器部分，第二半导体芯片包括其中处理传感器获得的信号的信号处理部分，该信号处理部分包括耗尽型场效应晶体管。根据另一示例，电子装置包括叠层结构，该叠层结构包括第一半导体芯片和第二半导体芯片。该第一半导体芯片包括其中布置传感器的传感器部分，而该第二半导体芯片包括其中处理由传感器获得的信号的信号处理部分，其中，信号处理部分包括高击穿电压晶体管电路和低击穿电压晶体管电路，并且其中该低击穿电压晶体管电路包括耗尽型场效应晶体管。根据另一示例，提供了包括具有其中布置传感器的传感器部分的第一半导体芯片和具有其中处理由传感器获得的信号的信号处理部分的第二半导体芯片。第一半导体和第二半导体叠层。信号处理部分具有高击穿电压晶体管系统电路和低击穿电压晶体管系统电路。低击穿电压晶体管系统电路的至少一部分具有耗尽型场效应晶体管。在根据一些示例的电子装置中，信号处理部分的至少一部分具有耗尽型场效应晶体管或低击穿电压晶体管系统电路的至少一部分具有耗尽型场效应晶体管，以使得可以整体上在电子装置中实现低功耗。其结果是，可以防止由热噪声引起的传感器的性能劣化。在本说明书中描述的效果仅为示例，而不限制于此，并且可以存在额外的效果。【附图说明】图1是示例I中的电子装置的概念图；图2是图示示例I中的电子装置在第一半导体芯片侧上的电路以及在第二半导体芯片侧上的电路的具体配置的电路图；图3是图示示例I中的电子装置中单斜型(single slope-type)模数转换器的操作的时序图；图4是图示示例I中的电子装置中信号处理部分的配置的具体示例的框图；图5是用于图示示例I中的电子装置中电路操作的时序图；图6是图示用于当停止示例I的电子装置中的电流源的操作时切断(cuttingoff)信号线和电流源之间的电流的通路的电路配置的示例的电路图；图7是用于图示在示例I的电子装置中图像数据从数据锁存部分存储到存储器部分并且该图像数据从存储器部分输出的操作的框图；图8是图示在示例I的电子装置中信号处理部分的配置的另一具体示例的框图；图9是图示当提供模数转换器及其伴随电路部分的两个系统时具有叠层结构的布局示例IA的布局图；图10是图示当提供模数转换器及其伴随电路部分的四个系统时具有叠层结构的布局示例IB的布局图；图11是图示当提供模数转换器及其伴随电路部分的四个系统时具有叠层结构的布局示例IC的布局图；图12是图示示例2中的电子装置中在第一半导体芯片侧上的电路的具体配置的电路图；图13是图示示例2中的电子装置中在第二半导体芯片侧上的电路的具体配置的电路图；图14是用于图示示例2的电子装置中电路操作的时序图；图15是图示示例2的电子装置中具有叠层结构的布局示例2的布局图；图16是图示示例3中的电子装置中在第一半导体芯片侧上的电路的具体配置的电路图；图17是图示示例3中的电子装置中在第二半导体芯片侧上的电路的具体配置的电路图；图18是图示示例3的电子装置中具有叠层结构的布局示例3A的布局图；图19是图示示例3的电子装置中具有叠层结构的布局示例3B的布局图；图20是图示示例4的电子装置中包括格雷码计数器的模数转换器的基本配置示例的视图；图21是图示示例4的电子装置中格雷码计数器的输出以及较低位锁存部分和较高位计数器部分之间的基本布置关系的视图；图22是图示示例4的电子装置中在较低位锁存部分中锁存的格雷码以及较高位计数器部分的每一个计数器的输出的示例的视图；图23是图示示例4的电子装置中配置较高位计数器部分的计数器的配置示例的视图；图24是图示当在图23中所示的计数器中切换相（phase)P和相D时数据反转(data inversion)的功能的视图；图25是图示当四个计数器处于级联连接时包括输出数据的状态转移（statetransition)的时序图的示例的视图；图26是图示示例4的电子装置中信号处理电路的相关双采样的算术处理的视图；图27是图示示例4的电子装置中二进制数据的相关双采样算术处理和格雷码的具体示例的视图；图28是图示通过在列内增加较低位锁存部分的锁存数据来进行相关双采样的处理的相关双采样处理部分的配置示例的电路图；图29A和29B是图示当未布置位不一致性防止电路时的配置和时序图的视图；图30A和30B是图示当布置位不一致性防止电路时的配置和时序图的视图；图31是图示示例4的电子装置中的进位掩码信号（carry mask signal)的波形图；图32是图示包括进位掩码信号生成电路和位不一致性防止电路的处理部分的配置示例的视图；图33是图示数据锁存定时调整电路的配置示例的视图；图34是图不图33中所不的数据锁存定时调整电路的时序图的视图；图35是图示示例5的电子装置中逐次逼近型模数转换器（successiveapproximation-type analog-digital converter)的配置的电路图；图36A和36B是图示示例6的电子装置中delta_sigma调制型（Δ Σ调制型)模数转换器的配置的电路图；图37是图示作为根据本公开的实施例的电子装置的示例的成像装置的配置示例的框图；图38A和38B分别图示具有完整耗尽型SOI结构的耗尽型场效应晶体管以及具有部分耗尽型SOI结构的耗尽型场效应晶体管的示意性部分横截面视图；以及图39A和39B分别图示具有鳍状结构（fin structure)的耗尽型场效应晶体管的示意性部分横截面视图以及具有深度耗尽沟道结构的半导体器件的示意性部分横截面视图。【具体实本文档来自技高网...
【技术保护点】
一种电子装置，包括：叠层结构，包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片，包括在其中布置传感器的传感器部分，并且所述第二半导体芯片，包括在其中处理由所述传感器获得的信号的信号处理部分，其中，所述信号处理部分包括耗尽型场效应晶体管。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：黑瀬悦和，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。