半导体器件及其制造方法技术

从活性区域(12)的外周缘部朝向半导体基板(11)的外周缘部，以围绕活性区域(12)的方式形成电场缓和层(13)。电场缓和层(13)具备多个P型杂质层(21～25)。各P型杂质层(21～25)具备：P型注入层(21a～25a)；以及P型扩散层(21b～25b)，以围绕P型注入层(21a～25a)的方式形成，P型杂质的浓度比P型注入层(21a～25a)低。第一P型注入层(21a)与活性区域(12)相接或者一部分重叠地形成。各P型扩散层(21b～25b)形成为具有第一P型扩散层(21b)和第二P型扩散层(22b)相接或者重叠的程度的宽度。P型注入层(21a～25a)彼此的间隔(s2～s5)随着从活性区域(12)朝向半导体基板(11)的外周缘部变大。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件及其制造方法
本专利技术涉及半导体器件及其制造方法，更详细而言涉及作为具有千伏单位以上的击穿电压的功率电子设备用半导体器件而适合的半导体器件及其制造方法。
技术介绍
作为在功率电子设备中使用的半导体器件(以下有时称为“功率半导体器件”)、特别是击穿电压(breakdownvoltage)为100伏特以上的半导体器件，可以举出二极管、金属-氧化物-半导体场效应型晶体管(Metal-Oxide-SemiconductorFieldEffectTransistor；简称MOSFET)、绝缘栅双极性晶体管(InsulatedGateBipolarTransistor；简称IGBT)。在这些半导体器件中，设置了用于保持耐压性的终端构造。例如，在相对半导体基板的厚度方向一方侧的表面(以下有时称为“基板表面”)垂直地流过电流的半导体器件(以下有时称为“纵型器件”)中，以包围作为有源元件发挥功能的区域(以下有时称为“活性区域”)的方式设置终端构造。终端构造的功能在于，保持在活性区域与半导体器件的端部之间的基板表面所发生的高电压。通过设置终端构造，从而首次实现了半导体器件的高耐压性。作为半导体器件的击穿电压，有二极管的逆向击穿电压、以及晶体管的关态(OFF)击穿电压。不论在哪一种情况下，都被定义为能够切断电流即不使电流流过的上限的电压。在半导体器件切断了电流的状态下，耗尽层在半导体基板的内部扩大。通过该耗尽层，能够保持高电压。如果超过击穿电压而施加电压，则在半导体基板的内部的电场集中部分中产生雪崩击穿。由此，耗尽层被破坏，流过短路电流。例如，在由低浓度N型半导体基板和高浓度P型注入层构成的PN结二极管(以下有时称为“PIN二极管”)的情况下，在截止时，耗尽层大致扩展到低浓度N型半导体基板。通过该耗尽层，保持高电压。通过高浓度P型注入层的端部具体而言外缘部中的电场集中来限制击穿电压。因此，如果与高浓度P型注入层的端部邻接而形成低浓度P型注入层，则耗尽层扩展到低浓度N型半导体基板和低浓度P型注入层这两方。由此，高浓度P型注入层的端部的电场被缓和，击穿电压得到提高。该低浓度P型注入层被称为RESURF(ReducedSurfaceField(降低表面电场)；简称RESURF)层、或者JTE(JunctionTerminationExtension(结终端扩展))层。另外，这样的终端构造被称为RESURF构造。在RESURF构造中，耗尽层还扩展到RESURF层。为了得到高耐压性，期望RESURF层以期望的电压大致完全耗尽化至最表面。关于其条件，通过RESURF层的注入量、例如剂量或者注入面密度来规定。在RESURF层整体的注入量是单一的情况下，最佳的注入量不依赖于半导体基板的杂质浓度，而是由构成半导体基板的半导体材料来决定。例如，在硅(Si)中，最佳的注入量是约1×1012cm-2。在多类型4H的碳化硅(SiC)中，最佳的注入量是约1×1013cm-2。这些最佳的注入量的值是注入了的杂质的活性化率为100％时的值。这些最佳的注入量的值被称为RESURF条件。在RESURF构造中，有以下的问题。在RESURF构造中，为了得到高耐压性，电场还集中到RESURF层的外缘部。其结果，击穿电压提高由于RESURF层的外缘部中的雪崩击穿而被限制。即，在利用RESURF构造的击穿电压提高中有界限。例如，通过使RESURF层的注入量随着朝向半导体基板的外侧逐渐减少，从而避免这个问题(例如参照非专利文献1以及专利文献1)。通过这样设为RESURF层的注入量逐渐减少的构造，电场集中点被分散到无数的部位，半导体内部的最大电场被大幅降低。这样的RESURF层的构造被称为VLD(VariationofLateralDoping，横向变掺杂)构造。另外，有随着朝向半导体基板的外侧而阶段性地降低了RESURF层的注入量的RESURF构造(例如参照专利文献2以及专利文献3)。通过使用该RESURF构造，能够得到与非专利文献1或者专利文献1公开的使用VLD构造的RESURF层的情况接近的效果。具体而言，在专利文献2或者专利文献3公开的RESURF构造的情况下，电场集中到高浓度P型注入层的外缘部、具有不同的注入量的RESURF层的边界部、以及RESURF层的最外缘部。因此，专利文献2或者专利文献3公开的利用RESURF构造的电场缓和的效果与非专利文献1或者专利文献1公开的使用VLD构造的RESURF层的情况相比变差。但是，关于专利文献2或者专利文献3公开的RESURF构造，整体相比于单一的注入量的RESURF层，半导体基板的内部的最大电场降低与电场集中点被分散的程度相应的量。专利文献1：日本特开昭61-84830号公报专利文献2：日本专利第3997551号公报专利文献3：日本特表2000-516767号公报非专利文献1：R.StenglandU.Gosele，“VARIATIONOFLATERALDOPING-ANEWCONCEPTTOAVOIDHIGHVOLTAGEBREAKDOWNOFPLANARJUNCTIONS，”IEDM85，p.154，1985.
技术实现思路
如以上所述，非专利文献1以及专利文献1～3公开的以往技术的RESURF构造是RESURF层的注入量随着朝向半导体基板的外周端部而减少的构造，对击穿电压提高有效。但是，在以往技术的RESURF构造中，存在可得到高击穿电压的注入量(以下有时称为“最佳注入量”)的富余(Margin)狭小这样的问题。如果最佳注入量的富余狭小，则易于受到制造工艺的偏差的影响，所制造的产品中的注入量易于偏离最佳注入量。在注入量偏离了最佳注入量的产品中，存在以下的问题。如果注入量小于最佳注入量，则在达到期望的电压之前，RESURF层会完全耗尽化，在活性区域的外缘部中产生显著的电场集中，产生雪崩击穿。另外，如果注入量大于最佳注入量，则RESURF层的内侧、即靠近活性区域的区域不会耗尽化至最表面，而保持着在基板表面发生的高电压的区域变窄，击穿电压降低。因此，注入量偏离了最佳注入量的产品成为不良品。如果这样最佳注入量的富余狭小，则易于受到制造工艺的偏差的影响，注入量易于偏离最佳注入量，所以易于导致成品率的降低、即良品率的降低。本专利技术的目的在于提供一种不易受到制造工艺的偏差所致的影响而能够以比较高的成品率来制造的半导体器件及其制造方法。本专利技术的半导体器件的特征在于，具备：第一导电类型的半导体基板；第二导电类型的活性区域，在所述半导体基板的厚度方向一方侧的表面部内，从所述半导体基板的外周缘部隔离地形成；以及电场缓和层，在所述半导体基板的厚度方向一方侧的表面部内，从所述活性区域的外周缘部朝向所述半导体基板的外周缘部，以围绕所述活性区域的方式环状地形成，所述电场缓和层具备：多个高浓度杂质层，相互隔开间隔，以围绕所述活性区域的方式形成，并含有第二导电类型的杂质；以及多个低浓度杂质层，以围绕各所述高浓度杂质层的方式形成，以比所述高浓度杂质层低的浓度含有所述第二导电类型的杂质，所述高浓度杂质层之中的在所述电场缓和层的径向上形成于最内侧的最内侧高浓度杂质层与所述活性区域相接或者一部分重叠地形成，围绕所述最内侧高浓度杂质层的所述低本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备：第一导电类型的半导体基板(11)；第二导电类型的活性区域(12)，在所述半导体基板(11)的厚度方向一方侧的表面部内，从所述半导体基板(11)的外周缘部隔离地形成；以及电场缓和层(13、70、90、110、130、150)，在所述半导体基板(11)的厚度方向一方侧的表面部内，从所述活性区域(12)的外周缘部朝向所述半导体基板(11)的外周缘部，以围绕所述活性区域(12)的方式环状地形成，所述电场缓和层(13、70、90、110、130、150)具备：多个高浓度杂质层(21a、22a、23a、24a、25a)，相互隔开间隔，以围绕所述活性区域(12)的方式形成，并含有第二导电类型的杂质；以及多个低浓度杂质层(21b、22b、23b、24b、25b)，以围绕各所述高浓度杂质层(21a、22a、23a、24a、25a)的方式形成，以比所述高浓度杂质层(21a、22a、23a、24a、25a)低的浓度含有所述第二导电类型的杂质，所述高浓度杂质层(21a、22a、23a、24a、25a)之中的在所述电场缓和层(13、70、90、110、130、150)的径向上形成于最内侧的最内侧高浓度杂质层(21a)与所述活性区域(12)相接或者一部分重叠地形成，围绕所述最内侧高浓度杂质层(21a)的所述低浓度杂质层(21b)与围绕比所述最内侧高浓度杂质层(21a)形成于所述径向的更外侧的其他所述高浓度杂质层(22a、23a、24a、25a)的所述低浓度杂质层(22b、23b、24b、25b)中的至少一个相连而形成，所述高浓度杂质层(21a、22a、23a、24a、25a)彼此的间隔(s2、s3、s4、s5)随着从所述活性区域(12)朝向所述半导体基板(11)的外周缘部而变大。...

【技术特征摘要】
【国外来华专利技术】2012.10.11 JP 2012-2257841.一种半导体器件，其特征在于，具备：第一导电类型的半导体基板；第二导电类型的活性区域，在所述半导体基板的厚度方向一方侧的表面部内，从所述半导体基板的外周缘部隔离地形成；以及电场缓和层，在所述半导体基板的厚度方向一方侧的表面部内，从所述活性区域的外周缘部朝向所述半导体基板的外周缘部，以围绕所述活性区域的方式环状地形成，所述电场缓和层具备：多个高浓度杂质层，相互隔开间隔，以围绕所述活性区域的方式形成，并含有第二导电类型的杂质；以及多个低浓度杂质层，以围绕各所述高浓度杂质层的方式形成，以比所述高浓度杂质层低的浓度含有所述第二导电类型的杂质，所述高浓度杂质层之中的在所述电场缓和层的径向上形成于最内侧的最内侧高浓度杂质层与所述活性区域相接或者一部分重叠地形成，围绕所述最内侧高浓度杂质层的所述低浓度杂质层与围绕比所述最内侧高浓度杂质层形成于所述径向的更外侧的其他所述高浓度杂质层的所述低浓度杂质层中的至少一个相连而形成，所述高浓度杂质层彼此的间隔随着从所述活性区域朝向所述半导体基板的外周缘部而变大。2.根据权利要求1所述的半导体器件，其特征在于，围绕所述高浓度杂质层之中的至少在所述电场缓和层的径向上形成于最外侧的最外侧高浓度杂质层的所述低浓度杂质层是从围绕在所述径向上比所述最外侧高浓度杂质层更靠内侧1层形成的所述高浓度杂质层的所述低浓度杂质层隔开间隔而形成的。3.根据权利要求1或者2所述的半导体器件，其特征在于，所述高浓度杂质层形成为使相邻的所述高浓度杂质层彼此之间的层间区域的宽度、与在所述径向的外侧和该层间区域相接的所述高浓度杂质层的宽度之和成为预定的值。4.根据权利要求1或者2所述的半导体器件，其特征在于，所述高浓度杂质层彼此的间隔随着从所述活性区域朝向所述半导体基板的外周缘部而以等差数列方式变大。5.根据权利要求1或者2所述的半导体器件，其特征在于，所述电场缓和层具备包括所述最内侧高浓度杂质层在内的3个以上的所述高浓度杂质层，在所述高浓度杂质层之中，除了所述最内侧高浓度杂质层以外的其他高浓度杂质层的宽度相等，除了所述最内侧高浓度杂质层以外的其他高浓度杂质层的位置是通过基于从所述最内侧高浓度杂质层起的距离而提供二次方程式的解的递推式来表示的。6.根据权利要求1或者2所述的半导体器件，其特征在于，所述半导体基板的厚度方向一方侧的表面中的各所述高浓度杂质层的所述第二导电类型的杂质的面密度、与在所述半导体基板的厚度方向上围绕该高浓度杂质层的所述低浓度杂质层的所述第二导电类型的杂质的面密度之和，是作为针对构成所述半导体基板的每个半导体材料预先求出的降低表面电场构造的所述第二导电类型的杂质的面密度的最佳值的降低表面电场条件的1.5倍以上且3.5倍以下。7.根据权利要求1或者2所述的半导体器件，其特征在于，在所述低浓度杂质层中，在从所述半导体基板的厚度方向一方侧的表面起的位置与所述高浓度杂质层的底面相等的位置处，所述第二导电类型的杂质的浓度成为最大。8.根据权利要求1或者2所述的半导体器件，其特征在于，所述活性区域由含有所述第二导电类型的杂质的第二导电类型杂质层构成，所述第二导电类型杂质层的厚度方向上的所述第二导电类型的杂质的浓度分布与所述高浓度杂质层所处的部位的厚度方向上的所述第二导电类型的杂质的浓度分布相同。9.根据权利要求1或者2所述的半导体器件，其特征在于，在所述高浓度杂质层中，其厚度方向一方侧的表面部中的所述第二导电类型的杂质的浓度分布沿着所述电场缓和层的径向或周向、或者径向以及周向而周期性地变化。10.根据权利要求1或者2所述的半导体器件，其特征在于，在所述高浓度杂质层中，在其厚度方向一方侧的表面...

【专利技术属性】
技术研发人员：川上刚史，陈则，西井昭人，增冈史仁，中村胜光，古川彰彦，村上裕二，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本;JP