本发明专利技术公布了一种用于时间交织模数转换器的前台自动校准系统，包括设置的多路子模数转换器ADC，每路所述子模数转换器ADC的输入端均通过设置的复用器连接到输入信号或者校准信号发生器，每路所述子模数转换器ADC的输出端均连接到校准数字逻辑电路的输入端；所述校准数字逻辑电路产生的校准信号通过第一输出端与对应的每路所述子模数转换器ADC的校准控制端连接，其产生的选通信号通过第二输出端与复用器的控制输入端连接，其产生的校准模式信号通过第三输出端与校准信号发生器的校准模式控制输入端连接。本发明专利技术所提出的技术方案可以实现传统前台校准技术无法实现的时钟偏差自动校准，同时不显著增加电路的规模和复杂度。
【技术实现步骤摘要】
本专利技术涉及一种用于时间交织模数转换器的前台自动校准系统。
技术介绍
目前，模数转换器(ADC)是将模拟信号转换为数字信号的电路。在宽带数据传输、无线通讯、以及各类仪器仪表系统中，ADC扮演着重要角色。近年来，随着数字化进程的不断深入以及通讯系统带宽的不断提高，对ADC电路的采样速率和精度都提出了更高要求。然而，受限于半导体工艺水平，单个模数转换器ADC的性能已经达到瓶颈，难以提高。时间交织技术是进一步提高ADC采样率的最有效的方法之一，其核心思想是利用多路子ADC分别在不同的时刻交替地对输入信号进行米样，每个子ADC的米样速率仅为的ADC整体采样率1/N，其中N为子ADC的数目。采用时间交织技术，可以大幅度提高采样速率，同时每路子ADC的设计难度也有所降低。时间交织技术的主要弱点在于:由于工艺偏差、温度分布、版图的不对称性等非理想因素的影响，参与交织的各路子ADC可能表现出不同的特性，子ADC特性的偏差将严重影响时间交织ADC的整体性能。这些误差主要包括:增益误差、失调误差以及时钟偏差。为了消除或降低各类误差的影响，通常时钟交织ADC会引入自动校准系统。根据校准技术的实现方式不同，可分为后台校准技术和前台校准技术。其中，后台校准技术是对输出数据直接进行数字信号处理，从中提取出三类误差的值，并对数字信号进行修正的技术。前台校准技术，通常需要一个准确的参考信号，各路子ADC对参考信号进行采样，通过比较输出数据与参考信号的值，得到各类误差的值，并对电路进行相应的调整以消除误差。后台校准技术的缺点在于，这种技术要求误差校准电路对ADC连续采样得到的大量数据进行数字信号处理，这对误差校准电路的速度、规模提出了很高的要求，对于采样率达到GSPS以上的高速ADC，误差校准电路所占用面积大、功耗高。前台校准技术的好处在于用于校准的只是ADC采样的部分数据，不需要连续采样，因此误差校准电路处理的数据量少，所占用面积小、功耗低，适合于高采样率的ADC电路，然而采用传统前台校准技术的交织ADC电路，只能实现增益误差和失调误差的自动校准，而时钟偏差则需要人工调整。在进行时钟偏差校准的过程中，传统的方式是将交织ADC的输入端连接到一个ADC外部的精密的正弦波信号源，通过对各路子ADC的输出进行计算分析，计算出采样时钟的偏差并对相应的校准，这种方式需要人工切换ADC的输入、精密的正弦波信号源、复杂的计算分析过程，很难将这种时钟偏差校准过程转化成电路并集成于ADC芯片内部，无法实现片上自动校准。
技术实现思路
本专利技术目的是针对现有技术存在的缺陷提供一种用于时间交织模数转换器的前台自动校准系统，它不仅可以实现增益和失调的自动校准，也可以实现时钟偏差的自动校准，所有电路全部集成在ADC芯片上，误差校准电路所占用的芯片面积小、消耗功率低。本专利技术为实现上述目的，采用如下技术方案:一种用于时间交织模数转换器的前台自动校准系统，包括设置的多路子模数转换器ADC，每路所述子模数转换器ADC的输入端均通过设置的复用器连接到输入信号或者校准信号发生器，每路所述子模数转换器ADC的输出端均连接到校准数字逻辑电路的输入端；所述校准数字逻辑电路产生的校准信号通过第一输出端与对应的每路所述子模数转换器ADC的校准控制端连接，其产生的选通信号通过第二输出端与复用器的控制输入端连接，其产生的校准模式信号通过第三输出端与校准信号发生器的校准模式控制输入端连接。进一步的，所述校准信号发生器具有三种工作模式，分别是失调校准模式、增益校准模式以及时钟偏差校准模式。进一步的，在失调校准模式下，所述校准信号发生器产生差分输出电压为O的固定电平。进一步的，在增益校准模式下，所述校准信号发生器产生差分输出电压为一个特定值的固定电平的固定电平。进一步的，在时钟偏差校准模式下，所述校准信号发生器产生三角波信号或斜坡信号，该三角波信号或斜坡信号的频率为交织模数转换器ADC时钟频率的1/4-1/100，且所述三角波信号或斜坡信号与交织模数转换器ADC时钟不相干。优选的，所述三角波信号或斜坡信号的频率为交织模数转换器ADC时钟频率的1/20。本专利技术的有益效果:本专利技术的前台自动校准系统可以将所有误差校准电路集成在ADC芯片内部，它不仅可以实现增益和失调的自动校准，也可以实现时钟偏差的自动校准，由于校准过程中只需加法和移位，且校准电路处理的数据量只需要ADC实际采样数据量的1/4?1/200，因此校准电路所占用的芯片面积小、消耗功率低。相对于传统的后台校准技术，本专利技术所提出的技术方案不需要复杂的高速数字信号处理单元。对于采样率达到GSPS以上的高速时间交织ADC，其数据的吞吐量很大，数字信号处理单元难于实现。本方案更适用于高速时间交织ADC。与传统的前台校准技术相比，本专利技术所提出的技术方案可以实现传统前台校准技术无法实现的时钟偏差自动校准，同时不显著增加电路的规模和复杂度。【附图说明】图1为本专利技术前台自动校准系统的整体结构示意图。图2为本专利技术的每路子模数转换器ADC采样时刻的示意图。图3为本专利技术前台自动校准系统的自动校准过程流程图。【具体实施方式】图1涉及一种用于时间交织模数转换器的前台自动校准系统，包括设置的多路子模数转换器ADC，每路子模数转换器ADC的输入端均通过设置的复用器连接到输入信号或者校准信号发生器，每路子模数转换器ADC的输出端均连接到校准数字逻辑电路的输入端；校准数字逻辑电路产生的校准信号通过第一输出端与对应的每路子模数转换器ADC的校准控制端连接，其产生的选通信号通过第二输出端与复用器的控制输入端连接，其产生的校准模式信号通过第三输出端与校准信号发生器的校准模式控制输入端连接。图中可知，ADC1-ADCN表示具有1-N路的子模数转换器ADC，每一路的子模数转换器ADC的输入端既可以连接到输入信号，也可以连接到校准信号发生器，由校准数字逻辑当前第1页1 2 本文档来自技高网...
【技术保护点】
一种用于时间交织模数转换器的前台自动校准系统，其特征在于，包括设置的多路子模数转换器ADC，每路所述子模数转换器ADC的输入端均通过设置的复用器连接到输入信号或者校准信号发生器，每路所述子模数转换器ADC的输出端均连接到校准数字逻辑电路的输入端；所述校准数字逻辑电路产生的校准信号通过第一输出端与对应的每路所述子模数转换器ADC的校准控制端连接，其产生的选通信号通过第二输出端与复用器的控制输入端连接，其产生的校准模式信号通过第三输出端与校准信号发生器的校准模式控制输入端连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：周磊，
申请(专利权)人：苏州迅芯微电子有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。