电阻式存储元件及其操作方法技术

一种电阻式存储元件及其操作方法。多条隔离结构位于衬底中且沿第一方向延伸。隔离结构之间的区域为主动区域。主动区域的宽度沿第一方向呈周期变化。多条字符线位于衬底上且沿不同于第一方向的第二方向延伸。至少一掺杂区位于相邻的两条字符线之间的衬底中。导电层位于字符线上。导电层具有多个导电区块及沿第二方向延伸的多条导线，至少一导电区块位于相邻的两条导线之间，且导线及导电区块与掺杂区电性连接。可变电阻区块位于导电区块上并与导电区块电性连接。沿第一方向延伸的多条位线位于导电层上且与可变电阻区块电性连接。

【技术实现步骤摘要】
电阻式存储元件及其操作方法
本专利技术是有关于一种半导体组件及其操作方法，且特别是有关于一种电阻式存储元件及其操作方法。
技术介绍
非易失性存储体具有存入的数据在断电后也不会消失的优点，因此是许多电器产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储体(resistiverandomaccessmemory，RRAM)是业界积极发展的一种非易失性存储体，其具有写入操作电压低、写入抹除时间短、记忆时间长、非破坏性读取、多状态记忆、结构简单以及所需面积小等优点，在未来个人计算机和电子设备上极具应用潜力。在电阻式随机存取存储体(RRAM)中，藉由施加电流脉冲(currentpulse)及转换电压(conversionvoltage)来改变可变电阻层的状态，以根据不同的电阻值于设定状态(SETstate)与重设状态(RESETstate)之间切换。根据对应于不同电阻值的设定状态及重设状态，于存储体中纪录数值「0」及「1」。然而，由于需要较高的电阻准确度，传统的RRAM实际上不容易作为多阶存储体(multi-levelmemory)使用。
技术实现思路
有鉴于此，本专利技术提供一种电阻式存储元件及其操作方法，其中每一个存储单元具有至少三个电阻状态，故可应用于多阶存储体的操作。本专利技术提供一种电阻式存储元件，包括多条隔离结构、多条字符线、导电层、多个可变电阻区块以及多条位线。多条隔离结构配置于衬底中且沿第一方向延伸，其中主动区域的宽度沿第一方向呈周期变化。多条字符线配置于衬底上且沿第二方向延伸。第二方向与第一方向不同。至少一掺杂区配置于相邻的两条字符线之间的衬底中。导电层配置于字符线上。导电层具有多个导电区块以及沿第二方向延伸的多条导线，至少一导电区块配置于相邻的两条导线之间，且导线以及导电区块与掺杂区电性连接。多个可变电阻区块分别配置于导电区块上并与导电区块电性连接。沿第一方向延伸的多条位线配置于导电层上且与可变电阻区块电性连接。在本专利技术的一实施例中，上述字符线包括交替配置的多条第一字符线与多条第二字符线。本专利技术另提出一种电阻式存储元件的操作方法，用以操作如上所述的电阻式存储元件，上述操作方法包括：当于第一设定模式时，施加0V电压至第一字符线，施加第一交流电压至第二字符线，施加第二交流电压至位线，施加0V电压至衬底，施加0V电压至导线。在本专利技术的一实施例中，上述操作方法更包括：当于第二设定模式时，施加第三交流电压至第一字符线，施加0V电压至第二字符线，施加第二交流电压至位线，施加0V电压至衬底，施加0V电压至导线。在本专利技术的一实施例中，上述操作方法更包括：当于第三设定模式时，施加第三交流电压至第一字符线，施加第一交流电压至第二字符线，施加第二交流电压至位线，施加0V电压至衬底，施加0V电压至导线。在本专利技术的一实施例中，上述操作方法更包括：当于重设模式时，施加第五交流电压至第一字符线，施加第六交流电压至第二字符线，施加0V电压至位线，施加0V电压至衬底，施加第四交流电压至导线。本专利技术又提出一种电阻式存储元件，包括多个存储单元，且每一个存储单元包括二个栅极、一个漏极节点、可变电阻区块、导体层以及二个源极节点。二个栅极具有不同的通道宽度。漏极节点位于栅极之间。可变电阻区块电性连接至漏极节点。导体层电性连接至可变电阻区块。二个源极节点分别位于栅极的外侧。基于上述，在本专利技术的电阻式存储元件中，每一个存储单元具有2T1R(twotransistorsandoneresistor)的结构，且经操作可具有至少三个电阻状态，故可应用于多阶存储体的操作。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1为依据本专利技术第一实施例所绘示的电阻式存储元件的上视示意图。图2A为沿图1的I-I'线所绘示的剖面示意图。图2B为沿图1的II-II'线所绘示的剖面示意图。图2C为沿图1的III-III'线所绘示的剖面示意图。图3为示意性地绘示第一实施例的电阻式存储元件的电流累积图(cumulatedplot)。图4为依据本专利技术第二实施例所绘示的电阻式存储元件的上视示意图。图5为示意性地绘示第二实施例的电阻式存储元件的电流累积图。其中，附图标记说明如下：10、20：电阻式存储元件100、200：衬底102、102a、102b、202：隔离结构104、104a、104b、204：主动区域105a、105b：栅极绝缘层106a、106b：栅极结构107a、107b、207a、207b：栅极108：掺杂区108a：源极区108b：漏极区109a、109b：掩模层110、118、122、124：绝缘层111a、111b：间隙壁112：导电层113、213：导线115、215：导电区块117：底电极119：可变电阻层121：顶电极114、116、123、127：导电插塞120、220：可变电阻区块126、226：位线A：存储单元W1、W2、W3、W4：宽度具体实施方式第一实施例图1为依据本专利技术第一实施例所绘示的电阻式存储元件的上视示意图。图2A为沿图1的I-I'线所绘示的剖面示意图。图2B为沿图1的II-II'线所绘示的剖面示意图。图2C为沿图1的III-III'线所绘示的剖面示意图。在图1中，为清楚说明起见，未绘示衬底、掺杂区、导电插塞、绝缘层、位线等构件，但该些构件可于其他剖面中清楚得知其配置/位置。请同时参照图1以及图2A至图2C，本专利技术的电阻式存储元件10包括多条隔离结构102、多个栅极结构106a与106b、导电层112、多个可变电阻区块120、多条位线126以及多个绝缘层110、118、122与124。多条隔离结构102配置于衬底100中且沿第一方向延伸。在一实施例中，第一方向例如是X方向。隔离结构102例如是浅沟渠隔离(shallowtrenchisolation；STI)结构，其材料包括氧化硅。隔离结构102之间的区域即定义为主动区域(activearea；AA)104。特别要注意的是，在此实施例中，隔离结构102包括交替配置的多条波状的第一隔离结构102a以及多条波状的第二隔离结构102b，且相邻的第一隔离结构102a与第二隔离结构102b的波形呈镜像对称(mirrorsymmetry)。在一实施例中，第一隔离结构102a与第二隔离结构102b的波形为方波(squarewave)。当然，本领域普通技术人员应了解，由于微影蚀刻等制程的限制，所述方波不可能是理想的方波，而是一个实质上近似方波的波形。此外，由于相邻的第一隔离结构102a与第二隔离结构102b的波形呈镜像对称，因此定义于第一隔离结构102a与第二隔离结构102b之间的主动区域104并非呈长条状分布，而是由具有规则变化的区块所组成。在一实施例中，主动区域104包括交替变化的第一主动区块104a与第二主动区块104b。第一主动区块104a与第二主动区块104b例如是长方形区块，且第一主动区块104a的宽度W1大于第二主动区块104b的宽度W2。主动区域104的宽度W1、W2可视为栅极107a、107b的通道宽度(channelwidth)。更具体言之，主动区域104在第一方向(如X方向)上包括连续的、交替变化的第一主动区块104a与第二本文档来自技高网...

【技术保护点】
一种电阻式存储元件，其特征在于，包括：多条隔离结构，配置于衬底中且沿第一方向延伸，其中所述隔离结构之间的区域定义为主动区域，且所述主动区域的宽度沿所述第一方向呈周期变化；多条字符线，配置于所述衬底上且沿第二方向延伸，其中至少一掺杂区配置于相邻的两条字符线之间的所述衬底中，且所述第二方向与所述第一方向不同；导电层，配置于所述字符线上，所述导电层具有多个导电区块以及沿所述第二方向延伸的多条导线，至少一导电区块配置于相邻的两条导线之间，且所述导线以及所述导电区块与所述掺杂区电性连接；多个可变电阻区块，分别配置于所述导电区块上并与所述导电区块电性连接；以及多条位线，配置于所述导电层上、沿所述第一方向延伸且与所述可变电阻区块电性连接。

【技术特征摘要】
1.一种电阻式存储元件，其特征在于，包括：多条隔离结构，配置于衬底中且沿第一方向延伸，其中所述隔离结构之间的区域定义为主动区域，所述主动区域包括连续的、交替变化的多个第一主动区块与多个第二主动区块，且所述主动区域的宽度沿所述第一方向呈周期变化；多条字符线，配置于所述衬底上且沿第二方向延伸，其中至少一掺杂区配置于相邻的两条字符线之间的所述衬底中，且所述第二方向与所述第一方向不同，其中所述主动区域的宽度沿所述第二方向呈周期变化；导电层，配置于所述字符线上，所述导电层具有多个导电区块以及沿所述第二方向延伸的多条导线，至少一导电区块配置于相邻的两条导线之间，且所述导线以及所述导电区块与所述掺杂区电性连接；多个可变电阻区块，分别配置于所述导电区块上并与所述导电区块电性连接；以及多条位线，配置于所述导电层上、沿所述第一方向延伸且与所述可变电阻区块电性连接。2.根据权利要求1的电阻式存储元件，包括存储单元，所述存储单元包括：二个栅极，具有不同的通道宽度，其中所述二个栅极为所述相邻的两条字符线；一个漏极节点，位于所述栅极之间；其中一个可变电阻区块，电性连接至所述漏极节点；以及二个源极节点，分别位于所述栅极的外侧。3.根据权利要求1的电阻式存储元件，其中所述隔离结构包括交替配置的多条波状的第一隔离结构以及多条波状的第二隔离结构，且相邻的所述第一隔离结构与所述第二隔离结构的波形呈镜像对称。4.根据权利要求3的电阻式存储元件，其中所述第一隔离结构与所述第二隔离结构的波形为方波。5.根据权利要求1的电阻式存储元件，其中所述第二方向与所述第一方向垂直。6.根据权利要求1的电阻式存储元件，其中所述导电层的所述导线以及所述导电区块位于同一平面。7.根据权利要求1的电阻式存储元件，其中所述掺杂区包括多个源极区以及...

【专利技术属性】
技术研发人员：张文岳，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71