电阻式存储装置及其制作方法制造方法及图纸

一种电阻式存储装置及其制作方法，电阻式存储装置包括：一基板；一下电极，位于基板上方；一下电阻转态层，位于下电极上；一界面层，位于下电阻转态层与下电极间；一上电阻转态层，位于下电阻转态层上；及一上电极，位于上电阻转态层上。通过本发明专利技术所提供的电阻式存储装置及其制作方法，可使电阻式存储器具有较少的高电阻及低电阻状态的变动程度，可有效改善电阻式存储器的耐久度。

【技术实现步骤摘要】
电阻式存储装置及其制作方法
本专利技术涉及一种半导体装置及其制作方法，特别是关于一种电阻式存储装置及其制作方法。
技术介绍
近年来，由于快闪存储器(Flashmemory)面临到微缩物理极限与操作电压过大等问题，因此，具有简单结构、小面积、操作速度快与低功率消耗的电阻式存储装置(Resistiverandomaccessmemory，简称RRAM)极有可能取代传统的快闪存储器，成为下世代非挥发性存储器的主流。电阻式存储器利用电阻值改变来达到存储效应，电阻式存储器的转态机制为利用氧空缺(oxygenvacancies)或氧离子(oxygenions)移动来形成传导路径(conductivefilament)，利用外在施加电压极性与电流值，促使传导路径断裂与再生成的现象，造成电阻值的差异。电阻式存储器具有低电压操作、低功率消耗、高密度堆积结构等极佳的存储器操作特性，但是，电阻式存储器在执行耐久度(endurance)或重复写入/抹除(program/Erase)时的高、低电阻状态会产生变动(variation)，使电阻式存储器的高、低阻态电阻值无法维持稳定的状态，容易造成存储状态判读错误，成为电阻式存储器实现量产的阻碍。根据上述，业界需要一可解决上述问题的电阻式存储器及相关制作方法。
技术实现思路
本专利技术要解决的技术问题是：提供一种电阻式存储装置及其制作方法，以解决现有问题的电阻式存储器及相关制作方法。本专利技术解决技术问题的方案包括：提供一种电阻式存储装置，该电阻式存储装置包括：一基板；一下电极，位于基板上方；一下电阻转态层，位于下电极上；一界面层，位于下电阻转态层与下电极间；一上电阻转态层，位于下电阻转态层上；及一上电极，位于上电阻转态层上。本专利技术提供一种电阻式存储装置的制作方法，该制作方法包括：提供一基板；形成一下电极于基板上方；形成一下电阻转态层于下电极上；进行一退火工艺，于下电极和下电阻转态层间形成一界面层；形成一上电阻转态层于下电阻转态层上；及形成一上电极于上电阻转态层上。通过本专利技术所提供的电阻式存储装置及其制作方法可使电阻式存储装置具有较少的高电阻及低电阻状态的变动程度，可有效改善电阻式存储器的耐久度。附图说明图1为一电阻式存储装置的剖面图。图2为图1电阻式存储装置的写入与抹除电压的耐久度测试电流和循环次数关系图。图3为本专利技术一实施例的电阻式存储装置的剖面图。图4A～图4C为本专利技术一实施例电阻式存储装置的转态机制。图5为本专利技术一实施例电阻式存储装置的电压电流关系图。图6为一比较例电阻式存储装置的电压电流关系图。图7为本专利技术一实施例的电阻式存储装置施加偏压连续循环100次的电压电流关系图。图8为本专利技术一实施例的电阻式存储装置结构在施予直流写入与抹除电压的耐久度测试分布图。图9为本专利技术一实施例的电阻式存储装置结构施予交流写入与抹除电压的耐久度测试电流和循环次数关系图。图10为本专利技术一实施例的电阻式存储装置的保久度测试曲线图。图11为本专利技术一实施例的电阻式存储装置结构的非破坏性读取测试曲线图。主要元件标号说明102～基板104～绝缘层106～附着层108～导电层110～下电极112～电阻转态层114～上电极115～氧空缺116～界面层118～下电阻转态层120～上电阻转态层122～导电路径124～导电路径具体实施方式以下将详细讨论本专利技术各种实施例的装置及使用方法。然而值得注意的是，本专利技术所提供的许多可行的专利技术概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本专利技术的装置及使用方法，但非用于限定本专利技术的范围。以下详细讨论实施本专利技术的实施例。可以理解的是，实施例提供许多可应用的专利技术概念，其可以较广的变化实施。所讨论的特定实施例仅用来专利技术使用实施例的特定方法，而不用来限定专利技术的范畴。为让本专利技术的特征能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：以下根据图1描述一电阻式存储装置的制作方法。请参照图1，提供一硅的基板102，形成一二氧化硅的绝缘层104于基板102上。接着，形成钛的附着层106于绝缘层104上，形成一铂的导电层108于附着层106上。形成氮化钛的下电极110于导电层108上。形成二氧化铪的电阻转态层于下电极110上。形成氮化钽的上电极114于电阻转态层112上。图2显示图1电阻式存储装置的写入与抹除电压的耐久度测试。如图2所示，此电阻式存储装置的高电阻和低电阻状态的阻值变动太大，且高电阻和低电阻的区间不明显，显示其耐久度测试并不理想。根据上述，本专利技术于一实施例提供一电阻式存储装置，其具有两层电阻转态层，且对下电阻转态层进行退火，于下电极和下电阻转态层间形成一界面层。以下根据图3描述本专利技术一实施例的电阻式存储装置的制作方法。请参照图3，提供一基板102，基板102上方可以形成任何所需的半导体装置，例如晶体管、电阻、逻辑装置等，不过此处为了简化图式，仅以平整的基板102表示之。在本专利技术的叙述中，“基板”一词包括半导体晶片上已形成的装置与覆盖在晶片上的各种涂层；“基板表面”一词包括半导体晶片的所露出的最上层，例如硅晶片表面、绝缘层、金属导线等。基板可以是绝缘层上有硅基板、硅、砷化镓、氮化镓、应变硅、硅锗、碳化硅、钻石及/或其它材料。形成一绝缘层104于基板102上，在一些实施例中，绝缘层104为氧化硅或氮化硅，在一些范例中，绝缘层104为氧化硅。绝缘层104可以利用热氧化法于炉管中形成，绝缘层104的厚度可以为100nm～300nm。其后，形成一附着层106和一导电层108于绝缘层104上。附着层106可包括钛、氮化钛、钽或氮化钽，导电层108可包括铂、钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或铝硅铜合金。在一些范例中，附着层106为钛，导电层108为铂。附着层106和导电层108可利用交流磁控溅镀法、直流溅镀法、原子层沉积系统或电子束蒸镀法形成。其后，形成一下电极110于导电层108上。下电极110可以为钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重掺杂硅半导体。下电极110可利用交流磁控溅镀法、原子层沉积系统或电子束蒸镀法形成。下电极110的厚度可以为1nm～500nm，较佳为10nm～50nm。在一些实施例中，下电极110为氮化钛。在一些范例中，下电极110可以利用一原子层沉积系统，以四二甲胺基化钛(TDMAT)当作前驱物，利用氮气电浆与四二甲胺基化钛反应形成。后续，形成一下电阻转态层118于下电极110上在一些实施例中，下电阻转态层118为二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。下电阻转态层118可利用交流溅镀沉积形成，其温度可为100℃～500℃。下电阻转态层118的厚度可以为1nm～100nm。后续，对下电阻转态层118进行一氧气环境下的退火处理的步骤，形成位于下电极110和下电阻转态层118间的界面层116。界面层116的厚度可为1nm～10nm。退火处理的温度可以为200℃～600℃。退火处理的可使用炉管、快速热退火装置或可升温的溅镀机台中进行，退火处理的氧气流量可以为约10sccm至约50sccm，压力可以为约0.1Torr至约0.5Torr，工艺时间可以为约10分至约60分。界面层1本文档来自技高网...

【技术保护点】
一种电阻式存储装置，其特征在于，所述电阻式存储装置包括：一基板；一下电极，位于该基板上方；一下电阻转态层，位于该下电极上；一界面层，位于该下电阻转态层与该下电极间；一上电阻转态层，位于该下电阻转态层上；及一上电极，位于该上电阻转态层上。

【技术特征摘要】
1.一种电阻式存储装置，其特征在于，所述电阻式存储装置包括：一基板；一下电极，位于该基板上方；一下电阻转态层，位于该下电极上；一界面层，位于该下电阻转态层与该下电极间，其中该界面层为氮氧化钛或氮氧化钽,且该界面层由该下电极和该下电阻转态层在一退火工艺中反应所形成；一上电阻转态层，位于该下电阻转态层上；及一上电极，位于该上电阻转态层上。2.根据权利要求1所述的电阻式存储装置，其特征在于，该界面层的厚度为1nm至10nm之间。3.根据权利要求1所述的电阻式存储装置，其特征在于，该下电极包括钛、氮化钛、铝、钨、铱、氧化铱、钌、钽、氮化钽、镍、钼、锆、铟锡氧化物或重掺杂硅半导体。4.根据权利要求1所述的电阻式存储装置，其特征在于，该下电阻转态层包括二氧化铪、氧化铝、二氧化钛、二氧化锆、氧化锡或氧化锌。5.根据权利要求1所述的电阻式存储装置，其特征在于，该下电阻转态层为二氧化铪，且该上电阻转态层为二氧化锆。6.根据权利要求1所述的电阻式存储装置，其特征在于，该下电阻转态层的厚度为1nm～100nm...

【专利技术属性】
技术研发人员：曾俊元，黄骏扬，黄崇祐，蔡宗霖，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71