基于可编程器件的双模冗余容错方法技术

本发明专利技术提供的基于可编程器件的双模冗余容错方法，包括：将电路映射为查找表，从所述查找表中提取冗余电路信息，并根据所述冗余电路信息构建电路拓扑结构；根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率，并将所述固定故障传播概率存储在所述电路拓扑结构的数据库中；根据所述固定故障传播概率计算预定数量的查找表；根据所述预定数量的查找表对可编程器件进行加固。本发明专利技术可以提高电路的可靠性。

【技术实现步骤摘要】
基于可编程器件的双模冗余容错方法
本专利技术涉及数字系统容错
，特别是涉及一种基于可编程器件的双模冗余容错方法。
技术介绍
可编程器件具有开发周期短、成本低、灵活性高的特点而广泛应用于电子系统设计中，基于SRAM配置的FPGA芯片，其功能的实现完全依赖内部的配置数据，基于SRAM型的FPGA器件在空间辐射环境中容易受到单粒子翻转(SingleEventUpset，SEU)的影响，因此基于SRAM的FPGA系统设计应重点考虑单粒子翻转。目前，比较成熟的可编程器件容错技术是冗余配合定时刷新，而比较普遍的冗余技术是三模冗余，三模冗余是将原始电路复制三份，当其中一个电路发生错误时可以通过比较输出正确的结果，但三模冗余技术存在电路开销过大的问题。为了节省三模冗余技术中的电路开销，通过在受保护的电路部分的输出端连接表决器，其余电路则保持原来的连接结构不变，该方法可以适当减少开销，但是会降低电路的可靠性。
技术实现思路
本专利技术提供的基于可编程器件的双模冗余容错方法，可以提高电路的可靠性。根据本专利技术的一方面，提供一种基于可编程器件的双模冗余容错方法，包括：将电路映射为查找表，从所述查找表中提取冗余电路信息，并根据所述冗余电路信息构建电路拓扑结构；根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率，并将所述固定故障传播概率存储在所述电路拓扑结构的数据库中；根据所述固定故障传播概率计算预定数量的查找表；根据所述预定数量的查找表对可编程器件进行加固。本专利技术实施例提供的基于可编程器件的双模冗余容错方法，通过构建电路拓扑结构，根据电路拓扑结构计算查找表的输出端的固定故障传播概率，根据固定故障传播概率计算预定数量的查找表，并且预定数量的查找表对可编程器件进行加固，从而提高电路的可靠性。附图说明图1为本专利技术实施例提供的基于可编程器件的双模冗余容错方法流程图；图2为本专利技术实施例提供的按可靠性约束计算的查找表的方法流程图；图3为本专利技术实施例提供的可编程器件的加固方法流程图。具体实施方式本专利技术的总体构思是，通过构建电路拓扑结构，根据电路拓扑结构计算查找表的输出端的固定故障传播概率，根据固定故障传播概率计算预定数量的查找表，并且根据预定数量的查找表对可编程器件进行加固，从而提高电路的可靠性。下面结合附图对本专利技术实施例提供的基于可编程器件的双模冗余容错方法进行详细描述。图1为本专利技术实施例提供的基于可编程器件的双模冗余容错方法流程图。参照图1，在步骤S101，将电路映射为查找表，从所述查找表中提取冗余电路信息，并根据所述冗余电路信息构建电路拓扑结构。这里，查找表用于实现组合逻辑和时序逻辑，查找表简称LUT，LUT本质上是一个RAM。目前，FPGA中通过使用4输入的LUT，每一个LUT可看作是一个4位地址线的16﹡1的RAM，当用户通过原理图或HDL语言描述一个逻辑电路后，FPGA会自动计算逻辑电路的结果，并将结果存储在RAM中。在步骤S102，根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率，并将所述固定故障传播概率存储在所述电路拓扑结构的数据库中。这里，若要电路某节点发生固定1(0)故障能影响到电路输出端的正确结果，必先使该节点敏化为0(1)，因此首先按电路拓扑结构从前向后的计算每个节点的可控为0、1的概率，在电路测试理论中将该概率称为节点的可控性。此外还需要该故障能够通过输出传播出去，因此需要按电路拓扑结构从后向前的计算每个节点传播概率，在电路测试理论中将该概率称为节点的可观测性，综合节点的可观测性和可控性便可得到每个节点发生固定故障并影响到电路输出端正确结果的可能性大小。根据本专利技术的示例性实施例，根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率包括：在步骤S1021，根据所述电路拓扑结构按第一顺序计算所述查找表的输出端的逻辑值的概率。在步骤S1021中，逻辑值的概率即为逻辑值1或0的概率。可以是例如，但不限于，具体为电路原始输入端逻辑值为0或1的概率均为0.5，然后根据查找表配置单元的内容逐级向后计算电路中各节点逻辑值0的概率为P(0)，逻辑值1的概率为P(1)。在步骤S1022，根据所述电路拓扑结构按第二顺序计算所述查找表的输出端的可观测性。在步骤S1022中，可以是例如，但不限于，具体为电路原始输出端的可观测性为1，即完全可观测，然后根据查找表配置单元的内容逐级向前推算计算电路中各节点的可观测性O。在步骤S1023，根据所述逻辑值的概率和所述可观测性计算所述查找表的输出端的固定故障传播概率。电路中某节点的固定0(1)故障传播概率指该节点被敏化为1并能将错误传播到输出端，从而导致输出端输出了错误结果的概率，通过公式(1)和公式(2)来分别计算查找表输出端的固定0、1故障传播概率F(P(0))和F(P(1))。F(P(0))＝P(0)×O(1)F(P(1))＝P(1)×O(2)在步骤S103，根据所述固定故障传播概率计算预定数量的查找表。这里，通过面积约束计算需要复制的查找表的个数，根据面积约束计算需要复制的查找表个数，记为Na。在FPGA电路中电路面积可等效于实现电路功能需要的查找表的个数，因此本步骤根据面积约束计算需要复制的查找表个数，例如某电路功能需要1000个查找表来实现，若要求使用本专利技术的加固方法以后，电路面积开销不能超过原来电路的30％，则可以复制的查找表个数Na＝1000×30％＝300个。根据本专利技术的示例性实施例，所述预定数量为第一数量，所述根据所述固定故障传播概率计算预定数量的查找表包括：在步骤S1031，将所述固定故障传播概率按第三顺序进行排序。这里，第三顺序是指按从大到小的顺序进行排序。在步骤S1032，从排序的固定故障传播概率对应的查找表中选取第一数量的查找表进行复制，并对所述第一数量的查找表和屏蔽的故障类型进行标记。这里，在排序的固定故障传播概率对应的查找表中逐一标记电路中的查找表是否需要进行复制，直到标记的查找表的个数为Na。根据本专利技术的示例性实施例，所述预定数量为第二数量，所述根据所述固定故障传播概率计算预定数量的查找表还包括，：在步骤S1033，将所述固定故障传播概率按所述第三顺序进行排序。在步骤S1034，从所述排序的固定故障传播概率对应的查找表中选取第二数量的查找表进行复制，并对所述第二数量的查找表和屏蔽的故障类型进行标记。在步骤S1035，所述第二数量的查找表对所述电路进行加固，获取加固的电路的可靠性。在步骤S1036，如果所述加固的电路的可靠性接近所述加固的电路的目标可靠性，则完成复制；如果所述加固的电路的可靠性不接近所述加固的电路的目标可靠性，则从所述排序的固定故障传播概率对应的查找表选取第三数量的查找表进行复制。具体参照如图2所示的按可靠性约束计算的查找表的方法流程图。步骤S41，根据电路拓扑结构数据库中的查找表故障传播概率，将电路中所有查找表按固定0、1故障传播概率从大到小排序。步骤S42，设定参数初始值：L＝0，H＝T，其中T为整个电路包含的查找表个数。这里，在此步骤中采用二分搜索法进行搜索，其中，L为搜索下限，H为搜索上限，第一次搜索范围为全体查找表。步骤S43，取可复制的查找表个数N为搜索范围的中间值。步骤S44，根据步骤S43中获得的可复本文档来自技高网...

【技术保护点】
一种基于可编程器件的双模冗余容错方法，其特征在于，所述方法包括：将电路映射为查找表，从所述查找表中提取冗余电路信息，并根据所述冗余电路信息构建电路拓扑结构；根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率，并将所述固定故障传播概率存储在所述电路拓扑结构的数据库中；根据所述固定故障传播概率计算预定数量的查找表；根据所述预定数量的查找表对可编程器件进行加固。

【技术特征摘要】
1.一种基于可编程器件的双模冗余容错方法，其特征在于，所述方法包括：将电路映射为查找表，从所述查找表中提取冗余电路信息，并根据所述冗余电路信息构建电路拓扑结构；根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率，并将所述固定故障传播概率存储在所述电路拓扑结构的数据库中；根据所述固定故障传播概率计算预定数量的查找表；根据所述预定数量的查找表对可编程器件进行加固；所述根据所述电路拓扑结构计算所述查找表的输出端的固定故障传播概率包括：根据所述电路拓扑结构按第一顺序计算所述查找表的输出端的逻辑值的概率；根据所述电路拓扑结构按第二顺序计算所述查找表的输出端的可观测性；根据所述逻辑值的概率和所述可观测性计算所述查找表的输出端的固定故障传播概率。2.根据权利要求1所述的方法，其特征在于，所述预定数量为第一数量，所述根据所述固定故障传播概率计算预定数量的查找表包括：将所述固定故障传播概率按第三顺序进行排序；从排序的固定故障传播概率对应的查找表中选取第一数量的查找表进行复制，并对所述第一数量的查找表和屏蔽的故障类型进行标记。3.根据权利要求2所述的方法...

【专利技术属性】
技术研发人员：郑美松，王子龙，涂吉，王骏也，李立健，
申请(专利权)人：中国科学院自动化研究所，
类型：发明
国别省市：北京;11