本实用新型专利技术公开了基于三维陶瓷基板的六位数字延迟线，包括依次相连的发射/接收输入隔离开关、六位延迟线单元和发射/接收输出隔离开关；每位延迟线开关的相位延迟线均设置于陶瓷基板上，并且由多位延迟线单元相位延迟线通过设置于陶瓷基板和接地层上的通孔连接；该六位数字延迟线具有更小的体积，陶瓷的高介电常数使得延迟线的体积进一步减小；陶瓷工艺的成熟使得该延迟线具有很高的加工精度，具备更好的性能；并且利用1λ、2λ、4λ、8λ、16λ、32λ延迟单元的合理布局，实现了六位数字延迟线的集成。
【技术实现步骤摘要】
本技术涉及微波通信领域，具体涉及一种基于三维陶瓷基板的六位数字延迟线。
技术介绍
虽然平面集成数字延迟线具有工艺要求低、设计灵活等优势，是目前工程上主要的应用形式，但传统平面集成数字延迟线的时间延迟是通过传输线的电长度来实现，因此，延迟单元的体积随着位数的增加而增大，从而导致延迟线组件体积过大、设计困难度增加和调试困难等问题，通常很难实现六位平面集成数字延迟线。为减小延迟线单位的体积，基于PCB技术的多层版延迟线电路相继报道，但由于该技术采用的是厚膜工艺，加工精度不高，，因此只能应用在较低频段。此外，基于LTCC技术的多层板延迟电路也相继报道，可以应用于较高频段，但受工艺水平限制，LTCC加工精度不高，而且加工成本高。
技术实现思路
本技术的目的是提供一种基于三维陶瓷基板的六位数字延迟线，解决现有的延迟线体积大、加工精度不高的问题。为了实现上述目的，本技术采用以下技术方案:一种基于三维陶瓷结构的六位数字延迟线，包括依次相连的发射/接收输入隔离开关、I λ延迟线单元、2 λ延迟线单元、4 λ延迟线单元、8 λ延迟线单元、16 λ延迟线单元、32 λ延迟线单元和发射/接收输出隔离开关；I λ延迟线单元、2 λ延迟线单元、4 λ延迟线单元、8 λ延迟线单元、16 λ延迟线单元和32 λ延迟线单元均与六位数字延迟线开关控制模块连接；I λ延迟线单元由I λ延迟线单元输入选择开关、I λ延迟线单元相位延迟线、I λ延迟线单元相位参考线和Iλ延迟线单元输出选择开关组成；2 λ延迟线单元由2 λ延迟线单元输入选择开关、2 λ延迟线单元相位延迟线、2 λ延迟线单元相位参考线和2 λ延迟线单元输出选择开关组成；4 λ延迟线单元由4 λ延迟线单元输入选择开关、4 λ延迟线单元相位延迟线、4 λ延迟线单元相位参考线和4λ延迟线单元输出选择开关组成；8 λ延迟线单元由8 λ延迟线单元输入选择开关、8 λ延迟线单元相位延迟线、8 λ延迟线单元相位参考线和8 λ延迟线单元输出选择开关组成；16 λ延迟线单元由16 λ延迟线单元输入选择开关、16 λ延迟线单元相位延迟线、16 λ延迟线单元相位参考线和16 λ延迟线单元输出选择开关组成；32 λ延迟线单元由32 λ延迟线单元输入选择开关、32 λ延迟线单元相位延迟线、32 λ延迟线单元相位参考线和32 λ延迟线单元输出选择开关组成；I λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的I λ延迟线单元相位延迟线输入微带线、I λ延迟线单元相位延迟线传输线和Iλ延迟线单元相位延迟线输出微带线；2 λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的2 λ延迟线单元相位延迟线输入微带线、2 λ延迟线单元相位延迟线耦合线和2λ延迟线单元相位延迟线输出微带线；4 λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的4 λ延迟线单元相位延迟线输入微带线、4 λ延迟线单元相位延迟线耦合线和4λ延迟线单元相位延迟线输出微带线；8 λ延迟线单元相位延迟线包括依次相连的8 λ延迟线单元相位延迟线输入微带线、2个2λ延迟线单元相位延迟线、I个4λ延迟线单元相位延迟线和8 λ延迟线单元相位延迟线输出微带线；所述2入延迟线单元相位延迟线和4λ延迟线单元相位延迟线均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层上的通孔依次相连接；16 λ延迟线单元相位延迟线包括依次相连的16 λ延迟线单元相位延迟线输入微带线、2个2 λ延迟线单元相位延迟线、3个4 λ延迟线单元相位延迟线和16 λ延迟线单元相位延迟线输出微带线；所述2个2 λ延迟线单元相位延迟线和3个4 λ延迟线单元相位延迟线分别均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层的通孔依次相连接；32 λ延迟线单元相位延迟线包括依次相连的32 λ延迟线单元相位延迟线输入微带线、2个4 λ延迟线单元相位延迟线、3个8 λ延迟线单元相位延迟线和32 λ延迟线单元相位延迟线输出微带线；所述2个4 λ延迟线单元相位延迟线和3个8 λ延迟线单元相位延迟线分别均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层上的通孔依次相连接。进一步地，8 λ延迟线单元相位延迟线输入微带线与8 λ延迟线单元相位延迟线输出微带线均设置于陶瓷基板上，且位于同一平面；所述16 λ延迟线单元相位延迟线输入微带线与16λ延迟线单元相位延迟线输出微带线均设置于陶瓷基板上，且位于同一平面；所述32 λ延迟线单元相位延迟线输入微带线与32 λ延迟线单元相位延迟线输出微带线均设置于陶瓷基板上，且位于同一平面。进一步地，I λ延迟线单元相位参考线、2 λ延迟线单元相位参考线、4 λ延迟线单元相位参考线、8 λ延迟线单元相位参考线、16 λ延迟线单元相位参考线和32 λ延迟线单元相位参考线均设置于微波基板上。本申请所提出的基于三维陶瓷结构的多层延迟线单元的结构，相对于平面结构的延迟线具有更小的体积，陶瓷的高介电常数使得延迟线的体积进一步减小；陶瓷工艺的成熟使得该延迟线具有很高的加工精度，具备更好的性能；并且利用I λ、2 λ、4 λ、8 λ、16 λ、32 λ延迟单元的合理布局，实现了六位数字延迟线的集成。【附图说明】图1为本申请的基于三维陶瓷结构的六位数字延迟线的一个实施例的原理框图。图2为本申请的基于三维陶瓷结构的4 λ延迟线单元的一个实施例的结构图。图3为本申请的基于三维陶瓷结构的8 λ延迟线单元的一个实施例的结构图。图4为本申请的基于三维陶瓷结构的16 λ延迟线单元的一个实施例的结构图。图5为本申请的基于三维陶瓷结构的32 λ延迟线单元的一个实施例的结构图。其中，1、发射/接收输入隔离开关；2、发射/接收输出隔离开关；3、六位数字延迟线开关控制模块；4、1 λ延迟线单元；5、1 λ延迟线单元输入选择开关；6、1 λ延迟线单元输出选择开关；7、1 λ延迟线单元相位延迟线；8、1 λ延迟线单元相位参考线；9、2 λ延迟线单元；10、2λ延迟线单元输入选择开关；11、2 λ延迟线单元输出选择开关；12、2 λ延迟线单元相位延迟线；13、2 λ延迟线单元相位参考线；14、4 λ延迟线单元；15、4λ延迟线单元输入选择开关；16、4λ延迟线单元输出选择开关；17、4λ延迟线单元相位延迟线；18、4 λ延迟线单元相位参考线；19、8 λ延迟线单元；20、8λ延迟线单元输入选择开关；21、8 λ延迟线单元输出选择开关；22、8λ延迟线单元相位延迟线；23、8λ延迟线单元相位参考线；24、16λ延迟线单元；25、16λ延迟线单元输入选择开关；26、16 λ延迟线单元输出选择开关；27、16λ延迟线单元相位延迟线；28、16 λ延迟线单元相位参考线；29、32 λ延迟线单元；30、32 λ延迟线单元输入选择开关；31、32 λ延迟线单元输出选择开关；32、32 λ延迟线单元相位延迟线；33、32 λ延迟线单元相位参考线；34、4 λ延迟线单元相位延迟线输入微带线；35、4λ延迟线单元相位延迟线耦合线；36、4λ延迟线单元相位延迟线输出微带线；37、8λ延迟线单元相位延迟线输入微带线；38、8λ延迟线单元相位延迟线输出微带线；39、陶瓷基板；40、通本文档来自技高网...
【技术保护点】
一种基于三维陶瓷基板的六位数字延迟线，包括依次相连的发射/接收输入隔离开关、1λ延迟线单元、2λ延迟线单元、4λ延迟线单元、8λ延迟线单元、16λ延迟线单元、32λ延迟线单元和发射/接收输出隔离开关；所述1λ延迟线单元、2λ延迟线单元、4λ延迟线单元、8λ延迟线单元、16λ延迟线单元和32λ延迟线单元均与六位数字延迟线开关控制模块连接；所述1λ延迟线单元由1λ延迟线单元输入选择开关、1λ延迟线单元相位延迟线、1λ延迟线单元相位参考线和1λ延迟线单元输出选择开关组成；所述2λ延迟线单元由2λ延迟线单元输入选择开关、2λ延迟线单元相位延迟线、2λ延迟线单元相位参考线和2λ延迟线单元输出选择开关组成；所述4λ延迟线单元由4λ延迟线单元输入选择开关、4λ延迟线单元相位延迟线、4λ延迟线单元相位参考线和4λ延迟线单元输出选择开关组成；所述8λ延迟线单元由8λ延迟线单元输入选择开关、8λ延迟线单元相位延迟线、8λ延迟线单元相位参考线和8λ延迟线单元输出选择开关组成；所述16λ延迟线单元由16λ延迟线单元输入选择开关、16λ延迟线单元相位延迟线、16λ延迟线单元相位参考线和16λ延迟线单元输出选择开关组成；所述32λ延迟线单元由32λ延迟线单元输入选择开关、32λ延迟线单元相位延迟线、32λ延迟线单元相位参考线和32λ延迟线单元输出选择开关组成；其特征是：所述1λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的1λ延迟线单元相位延迟线输入微带线、1λ延迟线单元相位延迟线传输线和1λ延迟线单元相位延迟线输出微带线；所述2λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的2λ延迟线单元相位延迟线输入微带线、2λ延迟线单元相位延迟线耦合线和2λ延迟线单元相位延迟线输出微带线；所述4λ延迟线单元相位延迟线设置于陶瓷基板上，包括依次相连的4λ延迟线单元相位延迟线输入微带线、4λ延迟线单元相位延迟线耦合线和4λ延迟线单元相位延迟线输出微带线；所述8λ延迟线单元相位延迟线包括依次相连的8λ延迟线单元相位延迟线输入微带线、2个2λ延迟线单元相位延迟线、1个4λ延迟线单元相位延迟线和8λ延迟线单元相位延迟线输出微带线；所述2λ延迟线单元相位延迟线和4λ延迟线单元相位延迟线均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层上的通孔依次相连接；所述16λ延迟线单元相位延迟线包括依次相连的16λ延迟线单元相位延迟线输入微带线、2个2λ延迟线单元相位延迟线、3个4λ延迟线单元相位延迟线和16λ延迟线单元相位延迟线输出微带线；所述2个2λ延迟线单元相位延迟线和3个4λ延迟线单元相位延迟线分别均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层的通孔依次相连接；所述32λ延迟线单元相位延迟线包括依次相连的32λ延迟线单元相位延迟线输入微带线、2个4λ延迟线单元相位延迟线、3个8λ延迟线单元相位延迟线和32λ延迟线单元相位延迟线输出微带线；所述2个4λ延迟线单元相位延迟线和3个8λ延迟线单元相位延迟线分别均设置于陶瓷基板上，并通过设置于陶瓷基板上的通孔和接地层上的通孔依次相连接。...
【技术特征摘要】
【专利技术属性】
技术研发人员：刘琨，陈文彬，
申请(专利权)人：成都集思科技有限公司，
类型：新型
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。