用于生成时钟信号的装置制造方法及图纸

本申请公开了一种用于生成时钟信号的装置。该装置可以包括：微机电系统(MEMS)振荡器，该MEMS振荡器包括MEMS共振器和MEMS振荡器维持电路，所述MEMS振荡器提供MEMS振荡器输出信号；以及数字锁定回路，被耦联以接收所述MEMS振荡器输出信号和期望的频率比，以及提供数字锁定回路输出信号，其中所述数字锁定回路输出信号的频率对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的期望的频率比。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
用于生成时钟信号的装置
本技术涉及时钟信号的生成，更具体地涉及利用MEMS振荡器和数字锁定回路来生成时钟信号。
技术介绍
图1示出了一种用于生成具有期望的频率的时钟信号的方法，其利用N小数分频合成器(fractional-N synthesizer) 101来生成期望的频率。频率设定被提供给sigmadelta调制器103，sigma delta调制器103为分频器107生成分频信号105。N小数分频合成器的使用允许所生成的频率(out(t))与参考频率(ref(t))具有非整数的关系。
技术实现思路
在一个实施例中，提供了一种装置,包括微机电系统(MEMS)振荡器以提供MEMS振荡器输出信号；以及数字锁定回路，其被耦联以接收MEMS振荡器输出信号和期望的频率t匕，以及提供数字锁定回路输出信号，其中所述数字锁定回路输出信号的频率对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的期望的频率比。数字锁定回路可以是全数字锁相回路或者全数字锁频回路。该频率比可以至少部分地作为温度的函数来确定。在另一实施例中，提供了一种方法，包括:在数字锁定回路处接收MEMS振荡器输出信号；在数字锁定回路处接收期望的频率比；以及维持数字锁定回路的输出信号与MEMS振荡器输出信号之间的期望的频率比。该方法可以进一步包括根据检测到的温度来调节频率比。在一个实施例中，提供了一种用于生成时钟信号的装置，其包括微机电系统(MEMS)振荡器，该MEMS振荡器包括MEMS共振器和MEMS振荡器维持电路，MEMS振荡器提供MEMS振荡器输出信号；以及数字锁定回路，其被耦联以接收MEMS振荡器输出信号和期望的频率比，以及提供数字锁定回路输出信号，所述数字锁定回路输出信号的频率对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的期望的频率比。在一个实施例中，数字锁定回路为锁相回路。在一个实施例中，通讯接口被耦联以向数字锁定回路提供频率比。该装置可以进一步包括集成电路晶片，其中MEMS振荡器和数字锁定回路设在该晶片上。该装置可以进一步包括用以提供温度指示的温度传感器以及频率比确定电路，所述频率比确定电路被耦联以接收温度指示并且被构造成提供通过温度指示调节的频率比。该装置可以进一步包括非易失性存储器，其被耦联以向频率比确定电路提供初始的频率比。该装置可以进一步包括与频率比确定电路耦联的电压控制输入终端。在一个实施例中，数字锁定回路包括串联回路滤波器和提供数字锁定回路输出信号的电压控制振荡器。在一个实施例中，数字锁定回路进一步包括时间-数字电路，其被耦联以接收电压控制振荡器的输出以及接收MEMS振荡器输出信号，并且与回路滤波器的输入耦联，时间-数字电路被构造成提供对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的相位差的数字表示，时间-数字电路包括计数器，其被耦联以根据来自电压控制振荡器的数字锁定回路输出信号进行计数，并且包括锁存器电路，其被耦联以根据MEMS振荡器输出信号来锁存计数器的计数值，该计数值对应于相位差。在一个实施例中，数字锁定回路进一步包括时间-数字电路，其被耦联以接收电压控制振荡器的输出，以及接收MEMS振荡器输出信号以提供对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的相位差的数字表示，该时间-数字电路包括延迟线以提供数字锁定回路输出信号的多个相位，并且包括与延迟线电路耦联的第二锁存器电路。在一个实施例中，数字锁定回路进一步包括时间-数字电路，其被耦联以接收电压控制振荡器的输出以及接收MEMS振荡器输出信号，并且其被构造成提供对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的相位差的数字表示，该时间-数字电路包括:被耦联以根据来自数字锁定回路的振荡器电路的数字锁定回路输出信号进行计数的计数器；被耦联以根据MEMS振荡器输出信号来锁存计数器的计数值的锁存器电路；脉冲生成电路，其用于生成分别对应于数字锁定回路输出信号的一个和两个周期的第一和第二脉冲，以及生成具有介于数字锁定回路输出信号的一个和两个周期之间的脉冲宽度的第三脉冲，所述脉冲宽度取决于数字锁定回路输出信号与MEMS振荡器输出信号之间的相位差；脉冲宽度-电压转换器电路，其被耦联以接收第三脉冲，并且被构造成将第三脉冲转换成电压值；以及模数转换器，其与脉冲宽度-电压转换器耦联以将电压值转换成数字值，所述数字值与计数值结合以提供与数字锁定回路输出信号和MEMS振荡器输出信号之间的相位差对应的数值。【附图说明】通过参考附图，除了可以更好地理解本技术之外，对于本领域技术人员而言，本技术的很多目的、特征及优点将会变得显而易见。图1示出了现有技术的N小数分频合成器(fractional-N synthesizer)；图2示出了利用微机电系统(MEMS)振荡器和数字锁定回路的实施例；图3示出了其中频率比确定电路具有各种可被用于确定期望的频率比的输入端的实施例；图4示出了其中数字锁定回路以全数字锁相回路(ADPLL)构造实现的实施例；图5示出了其中数字锁定回路以全数字锁频回路(ADFLL)构造实现的实施例；图6示出了 ADPLL构造的实施例的一些附加细节；图7示出了 ADFLL构造的实施例的一些附加细节；图8示出了时间-数字转换器电路的实施方式；图9示出了时间-数字转换器电路的另一实施方式；图10示出了时间-数字转换器电路的又一实施方式。在不同附图中使用相同的参考符号来指示类似或相同的部件。【具体实施方式】参见图2，图2示出了一个利用微机电系统(MEMS)振荡器201和数字锁定回路203的实施例。MEMS—般指的是具有能够运动的机械结构的装置。MEMS通常在定时应用中被用作共振器。MEMS振荡器201将MEMS共振器205与振荡器电路及偏压电路207结合以维持MEMS共振器的振荡，以及在节点209处生成MEMS时钟信号。MEMS振荡器201和数字锁定回路203可设置在单个集成电路上。使用基于MEMS的振荡器可允许MEMS振荡器的特性在某些实施例中被利用。首先，MEMS振荡器的制造可与CMOS制造工艺相兼容，并且其能够与其它电路集成在同一基底上，从而实现低的制造成本和小的占用面积(footprint)。此外，MEMS振荡器具有良好的长期稳定性。MEMS振荡器的一个缺点是它们容易出现短期稳定性问题，这些问题反映在相位噪声或抖动上。此外，某些MEMS振荡器会受到温度变化影响。数字锁定回路203可以是例如全数字锁相回路(ADPLL)或全数字锁频回路(ADFLL)。数字锁定回路在节点215处接收期望的频率比。期望的频率比代表了节点217上数字锁定回路的输出时钟与节点209上MEMS振荡器的输出时钟之间的期望比值。数字锁定回路提供频率为RXFmems的输出时钟，其中R为期望比值，Fmems Smems振荡器时钟信号的频率。在很多应用中均要求R具有较大位数以便获得足够的分辨率，例如大于或等于28。该比值可以作为温度的函数进行调节。因此，如图3中所示，温度传感器301可以提供检测到的温度，其被用于调节频率比确定电路303中的频率比。确定电路303可以提供例如查询表功能以调节该比值。因此，温度可以用作查询表的索引来为已有的频率比确定正确的温度调节。温度补本文档来自技高网...

【技术保护点】
一种用于生成时钟信号的装置，其包括：?微机电系统MEMS振荡器，该MEMS振荡器包括MEMS共振器和MEMS振荡器维持电路，所述MEMS振荡器提供MEMS振荡器输出信号；以及?数字锁定回路，被耦联以接收所述MEMS振荡器输出信号和期望的频率比，以及提供数字锁定回路输出信号，其特征在于，所述数字锁定回路输出信号的频率对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的期望的频率比。

【技术特征摘要】
2012.06.04 US 61/655,297;2012.11.30 US 13/691,0111.一种用于生成时钟信号的装置，其包括: 微机电系统MEMS振荡器，该MEMS振荡器包括MEMS共振器和MEMS振荡器维持电路，所述MEMS振荡器提供MEMS振荡器输出信号；以及 数字锁定回路，被耦联以接收所述MEMS振荡器输出信号和期望的频率比，以及提供数字锁定回路输出信号，其特征在于，所述数字锁定回路输出信号的频率对应于MEMS振荡器输出信号与数字锁定回路输出信号之间的期望的频率比。2.如权利要求1所述的用于生成时钟信号的装置，其中所述数字锁定回路为锁相回路。3.如权利要求1所述的用于生成时钟信号的装置，其进一步包括被耦联以向数字锁定回路提供所述频率比的通讯接口。4.如权利要求1所述的用于生成时钟信号的装置，其进一步包括集成电路晶片，其中所述MEMS振荡器和所述数字锁定回路设在该晶片上。5.如权利要求1所述的用于生成时钟信号的装置，其进一步包括: 用以提供温度指示的温度传感器；以及 频率比确定电路，所述频率比确定电路被耦联以接收所述温度指示并且被构造成提供通过所述温度指示调节的所述频率比。6.如权利要求5所述的用于生成时钟信号的装置，其进一步包括非易失性存储器，其被耦联以向所述频率比确定电路提供初始的频率比。7.如权利要求5所述的用于生成时钟信号的装置，其进一步包括与所述频率比确定电路耦联的电压控制输入终端。8.如权利要求1所述的用于生成时钟信号的装置，其中所述数字锁定回路进一步包括串联回路滤波器和提供所述数字锁定回路输出信号的电压控制振荡器。9.如权利要求8所述的用于生成时钟信号的装置，其中所述数字锁定回路进一步包括: 时间-数字电路，其被耦联以接收所述电压控制振荡器的输出以及接收所述MEMS振荡器输出信号，并且与所述回路滤波器的输入耦联，该时间-数字电路被构造成提供对应于所...

【专利技术属性】
技术研发人员：杰弗里·L·商塔格，
申请(专利权)人：硅谷实验室公司，
类型：实用新型
国别省市：