一种物理不可克隆函数，包括：第一位单元，其具有锁存器和用于选择性地将锁存器耦合到电源电压节点的开关。第一传输门将第一位线耦合到锁存器的第一内部节点，第二传输门将第二位线耦合到锁存器的第二内部节点。数模转换器电路选择性地通过第一位线和第一传输门耦合到第一内部节点以及通过第二位线和第二传输门耦合到第二内部节点，从而在读取第一位单元之前对锁存器进行预充电。响应于开关的闭合以将锁存器连接到电源电压节点，锁存器再生。第一位线和第二位线用于读取锁存器的再生值。一位线和第二位线用于读取锁存器的再生值。一位线和第二位线用于读取锁存器的再生值。
【技术实现步骤摘要】
具有通过位线预充电的物理不可克隆函数
[0001]本公开涉及物理不可克隆函数(PUF)，其中可以有效地评估PUF位(bits)的可靠性。
技术介绍
[0002]物理不可克隆函数(PUF)是生成随机位的电路的随机行为。该随机行为可确保在看似相同的集成电路之间生成的随机位是不同的。PUF用于安全应用，例如加密密钥。
[0003]有许多方法可以制作PUF位单元(bit cell)。一种这样的方法是基于SRAM位单元的单元，与诸如环形振荡器的其他PUF方法相比，该单元具有较小的面积。SRAM PUF位单元的一个严重问题是在电压(V)，温度(T)和老化变化后的自然错误率高达15％，需要极昂贵的(区域，时间，功率)编码来重建减少错误。
[0004]减少错误的现有技术解决方案包括确定重复读取的位是否产生相同的值。这允许仅选择电压偏移大于2
×
RMS(V
noise
)的那些位。但是噪声电压通常远小于电压，温度，老化(VTA)所引起的跳变点变化，因此仍包括跳变点相当小的位。这导致错误率的降低非常有限。另外，假设噪声和初始偏移为高斯分布以及位单元统计信息中的非零偏差，则此过程会使偏差变得更糟。
[0005]期望的是，可以有一个低面积开销(low
‑
area
‑
overhead)的电路，其可以评估阵列中的PUF位的可靠性。
技术实现思路
[0006]在一个实施例中，物理不可克隆函数(PUF)包括第一位单元。该第一位单元包括锁存器，将锁存器选择性地耦合至电源电压节点的开关，耦合在第一位线与锁存器的第一内部节点之间的第一传输门，以及耦合在第二位线与锁存器的第二内部节点之间的第二传输门。数模转换器(DAC)电路选择性地通过第一位线和第一传输门耦合到第一内部节点以及通过第二位线和第二传输门耦合到第二内部节点，从而在读取第一位单元之前对锁存器进行预充电。第一内部节点和第二内部节点分别耦合到第一位线和第二位线以读取锁存器的值。
[0007]在另一实施例中，一种方法包括：使用施加到第一位线和第二位线的差分电压来对物理不可克隆功能(PUF)的位单元中的锁存器进行预充电。在对锁存器进行预充电之后，使锁存器再生，然后使用第一位线和第二位线中的至少一条读取锁存器的值。
附图说明
[0008]通过参考附图，可以更好地理解本专利技术，并且其许多目的，特征和优点对于本领域技术人员而言将是显而易见的。
[0009]图1示出了PUF位单元的实施例。
[0010]图2A示出了PUF位单元中的两个反相器的四个晶体管以及位于公共源极和实际接
地之间的NMOS开关。
[0011]图2B示出了PUF位单元中的两个反相器的四个晶体管以及位于公共源极和VDD之间的PMOS开关。
[0012]图3示出了包括向位线终端电路提供差分模拟总线对的差分数模转换器(DAC)的实施例。
[0013]图4示出了其中PUF位单元的阵列被布置在PUF页面中的实施例。
[0014]图5示出了由PUF页面形成的阵列。
[0015]图6示出了时序图，该时序图示出了将偏移应用于PUF位单元然后读取该位单元。
[0016]图7示出了基于环形振荡器的PUF的高级框图。
[0017]图8示出了各种偏移电压(V
os
)的1和0的概率密度函数(pdf)。
[0018]图9示出了在重建期间使用偏移控制的值(其等于正阈值控制值和负阈值控制值的平均值)以最小化误差。
[0019]图10A示出了针对强0的位单元的施加阈值获得“1”的概率。
[0020]图10B示出了针对弱的位单元的施加阈值获得“1”的概率。
[0021]图10C示出了针对强1的位单元的施加阈值获得“1”的概率。
[0022]图11示出了用于无源测量的硬件实施方式的实施例。
[0023]图12显示了阈值设置和无源测量结果之间的典型关系。
[0024]图13示出了主动测量过程的流程图。
[0025]图14示出了一种近似牛顿法的替代搜索技术。
[0026]在不同附图中使用相同的附图标记表示相似或相同的项目。
具体实施方式
[0027]通过评估各个PUF位的可靠性，将不可靠的位排除在进一步使用之外，从而显着地改善误码率(BER)。评估方法评估模拟PUF中的位单元的偏移，并选择具有大的正或负自然偏移的位单元来使用，从而显着降低错误率。换句话说，具有大的正或负偏移的位单元将不太可能响应于漂移而改变，如本文进一步说明的。本文描述的允许进行这种评估的位单元的一个实施例为具有较低位单元面积的较不复杂的电路(与现有技术的方法相比)。在一个实施例中，在此描述的位单元允许在读取位单元之前施加偏移以确定该位单元是再生为1还是0。这允许选择强1和强0，从而降低了与更传统的PUF方法相关的错误率。
[0028]图1示出了根据一个实施例的PUF位单元101。PUF位单元包括一个6晶体管(6T)SRAM位单元。6T单元包括由两个反相器和两个传输门103和105形成的锁存器102。两个反相器的四个晶体管在图2A中示出。传输门103将位单元内部节点107耦合到位线109。传输门105将内部节点111耦合到位线115。PUF单元101还包括位于公共源极(反相器接地)和实际接地(GND)之间的NMOS开关117。当选通信号(strobe signal)119被声明(asserted)时，反相器被耦合到实际接地，锁存器再生(regenerate)为1或0。
[0029]虽然已经绘制了在反相器的接地和实际GND之间具有单个NMOS晶体管的PUF位单元101，但在图2B所示的另一个实施例中，具有在反相器的VDD和实际VDD之间的单个PMOS晶体管201，其替换了单个NMOS晶体管117。还应注意，在另一个实施例中，PMOS传输门103和105被NMOS器件代替，以将内部节点107和111耦合到它们各自的位线。在一个实施例中，
PMOS传输门用于确保当反相器内的NMOS器件首先开始再生时，NMOS偏移占主导(在某些处理技术中更大)。
[0030]图3示出了一个实施例，该实施例包括接收数字控制信号302并将差分模拟总线对303(dac_p和dac_n)提供给位线终端电路304的差分数模转换器(DAC)301。正DAC信号dac_p通过晶体管开关306耦合到位线109。负DAC信号dac_n通过晶体管开关308耦合到位线115。在一个实施例中，使用多个独立可控的DAC来生成耦合到位线的差分模拟信号。位线端子电路304包括两个晶体管开关307和309，这两个晶体管开关307和309将位线109和115接地，以使位线放电，如本文进一步说明的。最后，三态驱动器311接收位线109(或在另一实施例中为位线115)，并将所选的PUF位逻辑状态驱动到公共数据输出总线。虽然示出了三态驱动器，但是可以使用其他电路来将P本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种物理不可克隆函数(PUF)，包括：第一位单元，其具有：锁存器；开关，其用于选择性地将所述锁存器耦合到电源电压节点；第一传输门，其耦合在第一位线和所述锁存器的第一内部节点之间；以及第二传输门，其耦合在第二位线和所述锁存器的第二内部节点之间；数模转换器(DAC)电路，其选择性地通过所述第一位线和所述第一传输门耦合到所述第一内部节点以及通过所述第二位线和所述第二传输门耦合到所述第二内部节点，从而在读取所述第一位单元之前对所述锁存器进行预充电；以及其中，所述第一内部节点和所述第二内部节点分别耦合到所述第一位线和所述第二位线以读取所述锁存器的值。2.根据权利要求1所述的物理不可克隆函数，还包括：位线终端电路，其根据控制信号将所述第一位线和所述第二位线选择性地耦合到所述DAC电路。3.根据权利要求2所述的物理不可克隆函数，其中，所述位线终端电路还包括：第一终端开关，其选择性地将所述第一位线设置在预定电压，以及第二终端开关，其选择性地将所述第二位线设置在所述预定电压。4.根据权利要求2所述的物理不可克隆函数，其中，所述位线终端电路还包括：三态驱动器，其耦合到所述第一位线，所述三态驱动器提供与所述锁存器的读取值相对应的数据输出信号。5.根据权利要求2所述的物理不可克隆函数，还包括：第一PUF页面，其具有：位单元的阵列，其包括所述第一位单元；设置在所述阵列的第一列中的第一多个位单元的阵列，所述第一列中的每个位单元耦合到所述第一位线和所述第二位线，所述第一多个位单元的阵列包括所述第一位单元；以及在所述阵列的第一行中的第二多个位单元的阵列，所述第一行包括所述第一位单元，所述第一行中的每个位单元耦合到第一行信号和第二行信号，所述第一行信号选择性地激活所述第一传输门和所述第二传输门，并且所述第二行信号选择性地控制所述开关以将所述锁存器耦合到所述电源电压节点。6.根据权利要求5所述的物理不可克隆函数，还包括：耦合到所述位单元的阵列的多对位线；其中，所述第一行中的所述第二多个位单元的阵列中的每一个均耦合至所述多对位线中的不同对；以及所述DAC电路耦合到所述多对位线。7.根据权利要求5所述的物理不可克隆函数，还包括：多个PUF页面，其包括所述第一PUF页面；以及存储控制器，其用于控制对所述多个PUF页面的位单元的访问。8.根据权利要求1至7中任一项所述的物理不可克隆函数，
其中，在禁用状态下，通过使用所述开关断开所述电源电压节点来将所述第一位单元置于高阻抗状态，并且所述第一内部节点和所述第二内部节点通过所述第一传输门和所述第二传输门耦合到所述第一位线和...
【专利技术属性】
技术研发人员：杰弗里，
申请(专利权)人：硅谷实验室公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。