用于隔离电容器的顶帽结构制造技术

隔离电容器结构通过将隔离电容器的顶板物理地再成形为或分成两段来降低钝化层的击穿的可能性。这样，电场被向下驱动并远离钝化表面。一个实施例利用由电容器的顶部金属板和位于顶部金属板上的附加“顶帽”板形成的串联电容器，该串联电容器将电场再定向到主隔离电容器中。可以包括位于顶帽板和顶部金属板之间的通路。另一种方法是使顶板再成形以具有一体形成的顶帽结构，并获得将电荷向下引导并远离钝化层表面的击穿路径的类似结果。钝化层表面的击穿路径的类似结果。钝化层表面的击穿路径的类似结果。

【技术实现步骤摘要】
用于隔离电容器的顶帽结构


[0001]本申请涉及电容器，并且更具体地涉及用于隔离应用的电容器。

技术介绍

[0002]隔离通信信道用于在需要防止电流在分离的隔离电路之间流动的同时仍保持电路之间的通信的各种应用中。出于信号隔离、安全或其它原因，隔离可能是必需的。可以使用电容技术来实现隔离通信信道。
[0003]参照图1，典型的隔离电容器100包括：顶部金属板101、硅衬底105上方的底部金属板103，以及位于其底部金属板和顶部金属板之间的诸如SiO2(金属间电介质(IMD))的绝缘体材料区域106。钝化层107用作保护性屏障，以便保护集成电路，钝化层107随制造设备而变化并且因工艺而异，并且通常由诸如SiO2和SiN的多个堆叠材料组成。隔离电容器100允许例如大约1伏至3伏的低电压信令，以用于信息的传递(例如，基于信号的脉冲宽度或信号中的其它信息)。相对于其中设置有电容器的集成电路，在低电压信令中使用的接合线109可以经受从数百伏到甚至数千伏的较高的非信号电压。这些高压也通过接合线施加到顶板上。IMD层106将较高的非信号电压与集成电路中的其它电路隔离。
[0004]保护环110位于距隔离电容器的一定距离处，以保护位于保护环外部的电路。保护环由通过通路联接的每个金属层中的金属来形成，以形成联接到地的竖直的保护环，因此在保护环处接收到的任何电荷均流向地。保护环放置在例如金属间电介质层(IMD)的厚度的10倍的距离处，金属间电介质层的厚度是顶部金属板和底部金属板之间的距离。应当注意，在顶部金属层和保护环之间形成卧式电容器。在隔离电容器可以经受的大电压下，电场121延伸到钝化层中，并且可能导致钝化层击穿，从而灾难性地破坏集成电路。因此，需要改进的隔离技术。

技术实现思路

[0005]在一个实施例中，集成电路包括位于衬底上的第一导电板和位于第一导电板上方的第二导电板。第一电介质层位于第一导电板和第二导电板之间。第三导电板(“顶帽”板)位于第二导电板上方，第二电介质层位于第二导电板和第三导电板之间。第三导电板的面积小于第二导电板的面积。在一个实施例中，多个通路位于第三导电板和第二导电板之间以便电连接第三导电板和第二导电板。
[0006]在一个实施例中，第三导电板具有从第二导电板的第二周边凹陷的第一周边。
[0007]在一个实施例中，第三导电板从第一导电板水平地移位，使得第一导电板在第三导电板的周边的外部。
[0008]在一个实施例中，第一电介质层的厚度在5微米至25微米之间的范围内。
[0009]在一个实施例中，接合线电联接到第三导电板，并且第三导电板的尺寸设计成支撑接合线。
[0010]在一个实施例中，位于第二导电板和第三导电板之间的第二电介质层具有大约
0.5微米至2.0微米之间的厚度。
[0011]在一个实施例中，第二电介质层由SiO2、SiN、富硅氧化物、或SiON形成。
[0012]在另一个实施例中，集成电路包括位于衬底上的第一导电板、位于第一导电板上的第二导电板、以及位于第一导电板和第二导电板之间的第一电介质层。第二导电板形成有中心部分，该中心部分具有大于第二导电板的外部部分的厚度。
[0013]在另一实施例中，一种制造隔离电容器的方法，包括：在衬底上形成第一导电板；在第一导电板上形成第一电介质层；在第一电介质层上形成第二导电板；在第二导电板上形成第二电介质层，以及在第二电介质层上形成第三导电板(“顶帽”板)，并且该第三导电板小于第二导电板。该方法可以进一步包括形成连接第二导电板和第三导电板的多个通路。
[0014]在一个实施例中，该方法包括将第三导电板形成为使得第三导电板的第一周边从第二导电板的第二周边凹陷。
[0015]在一个实施例中，该方法包括将第一电介质层形成为具有5微米与25微米之间的厚度。
[0016]在一个实施例中，该方法包括形成电联接至第三导电板的接合线，并且其中第三导电板的尺寸设计成在顶部平面尺寸方面至少与接合线一样大。
[0017]在一个实施例中，该方法包括将位于第二导电板和第三导电板之间的第二电介质层形成为具有在大约0.5微米至2.0微米之间的厚度。
[0018]在一个实施例中，该方法包括形成SiO2、SiN、富硅氧化物、或SiON的第二电介质层。
[0019]在一个实施例中，该方法包括在第三导电板上形成钝化层。
[0020]在另一实施例中，一种形成集成电路的方法，包括：在衬底上形成第一导电板；在第一导电板上形成第一电介质层；以及在第一电介质层上形成第二导电板，其中第二导电板的中心部分具有大于第二导电板的外部部分的厚度。在一个实施例中，中心部分的顶部表面积小于第二导电板的底部表面积的50％。在一个实施例中，中心部分的尺寸设计成支撑接合线。可以使用双步骤金属沉积工艺或通过使用沉积具有第一厚度的金属层来形成第二导体，随后进行构图和刻蚀以形成具有比外部部分大的厚度的中心部分。
附图说明
[0021]通过参考附图，可以更好地理解本专利技术，并且使其众多的目的、特征和优点对于本领域技术人员而言是显而易见的。
[0022]图1示出了现有技术的隔离电容器和保护环。
[0023]图2以平行板电容器的剖面图示出了电场的简化模型。
[0024]图3示出了从有限的平行板电容器的边缘延伸的边缘场。
[0025]图4示出了集中在隔离电容器的顶部金属板的边缘处的强场可以到达钝化层并产生击穿路径，从而导致从顶部金属至保护环的电荷转移。
[0026]图5示出了终止于隔离电容器的顶板的边缘处的电场可以穿透钝化层。
[0027]图6示出了隔离电容器结构的实施例，该隔离电容器结构在电容器的顶部金属板上方具有“顶帽”金属板，从而减弱了钝化层中的场。
[0028]图7示出了IMD层上方的顶帽结构的俯视图。
[0029]图8示出了一个实施例，该实施例具有在电容器的顶部金属板上方的“顶帽”金属板，其中电介质层中的通路将顶帽金属板联接到顶部金属板。
[0030]图9示出了使顶部金属板再成形以合并一体形成的顶帽的另一个实施例。
[0031]图10示出了隔离电容器的另一实施例，其中，顶帽板被放置为偏离顶部金属板的中心。
[0032]在不同附图中使用相同的附图标记表示相似或相同的零件。
具体实施方式
[0033]如图1所示的隔离电容器结构在比基于氧化物的电容性结构的理论值低得多的电压下具有击穿的趋势。在钝化层中可能会发生意外的击穿。该击穿被认为是沿着位于表面处的电阻路径的失效的结果(可能是在钝化材料处理期间在界面层处以及在钝化材料层之间产生的电荷捕获的结果)。本文所述的实施例通过将隔离电容器的顶板物理地再成形为或分成两段，降低了钝化层的击穿的可能性。这样，电场被向下驱动并远离钝化表面。一个实施例利用由顶部金属板和位于顶部金属板上的附加“顶帽”板形成的串联电容器，该串联电容器将场主动地再定向到主隔离电容器中，同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一导电板，所述第一导电板位于衬底上；第二导电板，所述第二导电板位于所述第一导电板上方；第一电介质层，所述第一电介质层位于所述第一导电板和所述第二导电板之间；第三导电板，所述第三导电板位于所述第二导电板上方；第二电介质层，所述第二电介质层位于所述第二导电板和所述第三导电板之间；以及其中，所述第三导电板的面积小于所述第二导电板。2.根据权利要求1所述的集成电路，其中，所述第三导电板具有从所述第二导电板的第二周边凹陷的第一周边。3.根据权利要求1所述的集成电路，其中，所述第三导电板从所述第一导电板水平地移位，使得所述第一导电板在所述第三导电板的周边外部。4.根据权利要求1至3中任一项所述的集成电路，其中，所述第一电介质层的厚度在5微米至25微米之间的范围内。5.根据权利要求1至3中任一项所述的集成电路，还包括：接合线，所述接合线电联接到所述第三导电板；以及其中，所述第三导电板的尺寸设计成支撑所述接合线。6.根据权利要求1至3中任一项所述的集成电路，还包括：多个通路，所述多个通路形成在所述第三导电板和所述第二导电板之间以使所述第三导电板与所述第二导电板电连接。7.根据权利要求1至3中任一项所述的集成电路，其中，位于所述第二导电板和所述第三导电板之间的所述第二电介质层具有在大约0.5微米至2.0微米之间的厚度。8.根据权利要求1至3中任一项所述的集成电路，其...

【专利技术属性】
技术研发人员：托马斯，
申请(专利权)人：硅谷实验室公司，
类型：发明
国别省市：