一种改善MIM电容的击穿电压的方法技术

本发明专利技术所提供的一种改善MIM电容的击穿电压的方法，包括以下步骤：提供一基底，所述基底上形成有第一电极；在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及在所述电容介质层上形成第二电极，以形成MIM电容。本发明专利技术通过在第一电极上经过多次沉积形成电容介质层，以消除形成电容介质层内以及电容介质层与第一电极之间的应力过大造成的电介质层的破裂，从而减少了击穿电压的测量值与设计值的偏差。测量值与设计值的偏差。测量值与设计值的偏差。

【技术实现步骤摘要】
一种改善MIM电容的击穿电压的方法


[0001]本专利技术涉及半导体制造
，特别涉及一种改善MIM电容的击穿电压的方法。

技术介绍

[0002]电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal
‑
oxide
‑
semiconductor，MOS)电容、PN结(positivenegative junction)电容以及金属
‑
介质层
‑
金属(metal
‑
insulator
‑
metal，MIM)电容等。
[0003]随着半导体器件集成度的提高，要求电容器具有更大的电容值，以确保电容器能够正常工作。然而，对于PIP电容器来说，作为上/下电极板的多晶硅与作为电容介电层的绝缘层之间的界面处容易发生氧化，因而会使电容值减小。相比之下，MIM电容器可以具有最小的电阻率，并且由于内部耗尽以及相对较大的电容而基本上不会存在寄生电容。因此，在半导体器件中，尤其是在高频器件中，通常会选用MIM电容器。
[0004]图1是MIM电容的击穿电压的趋势图。如图1所示，在集成无源器件(IPD)零件(即MIM电容)的击穿电压(Bvmin)测试时，出现击穿电压的测量值与设计值偏差较大，且分布较为离散，具体如区域a中的各测试值，其相较于其上方较为密集分布的测量值来说测量值并不理想，使得击穿电压的测量值集收敛性较差，而且该现象没有规律可循。

技术实现思路

[0005]本专利技术的目的在于提供一种改善MIM电容的击穿电压的方法，以减少击穿电压的测量值与设计值的偏差。
[0006]为解决上述技术问题，本专利技术提供一种改善MIM电容的击穿电压的方法，包括以下步骤：
[0007]提供一基底，所述基底上形成有第一电极；
[0008]在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及
[0009]在所述电容介质层上形成第二电极，以形成MIM电容。
[0010]可选的，在所述第一电极上经过n次沉积，以形成电容介质层包括：
[0011]在所述第一电极上由下至上依次形成第一子电容介质层至第n子电容介质层，所述第一子电容介质层至第n子电容介质层构成电容介质层。
[0012]进一步的，所述第一子电容介质层至第n子电容介质层的厚度相同。
[0013]进一步的，所述第一子电容介质层至第n子电容介质层的厚度不相同。
[0014]进一步的，所述第一子电容介质层至第n子电容介质层的厚度均大于或等于
[0015]进一步的，在所述第一电极上经过三次沉积，以形成电容介质层，所述第一子电容介质层至第三子电容介质层构成电容介质层。
[0016]进一步的，所述第一电极的材料包括氮化钛、钛或铝。
[0017]可选的，所述第二电极由导电性较好的氮化钛制成。
[0018]进一步的，相邻的子电容介质层之间，第一子电容介质层与第一电极之间的应力S与曲率半径R之间满足以下公式：
[0019][0020]其中，E为底层薄膜的杨氏模量；V为底层薄膜的泊松比；D为底层薄膜的厚度；T为位于底层薄膜上的薄膜的厚度。
[0021]可选的，所述基底的材料为氧化硅、氮化硅、低K介电材料或超低K介电材料。
[0022]与现有技术相比，本专利技术具有以下有益效果：
[0023]本专利技术所提供的一种改善MIM电容的击穿电压的方法，包括以下步骤：提供一基底，所述基底上形成有第一电极；在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及在所述电容介质层上形成第二电极，以形成MIM电容。本专利技术通过在第一电极上经过多次沉积形成电容介质层，以消除形成电容介质层内以及电容介质层与第一电极之间的应力过大造成的电介质层的破裂，从而减少了击穿电压的测量值与设计值的偏差。
附图说明
[0024]图1是MIM电容的击穿电压的趋势图；
[0025]图2是MIM电容不良的结构示意图；
[0026]图3是本专利技术一实施例的一种改善MIM电容的击穿电压的方法的流程示意图；
[0027]图4a
‑
4d本专利技术一实施例的改善MIM电容的击穿电压的方法的各步骤的结构示意图。
[0028]附图标记说明：
[0029]图1
‑
2中：
[0030]a
‑
击穿电压的测量值与设计值偏差较大的区域；b
‑
破裂现象；
[0031]11
‑
金属铝；12
‑
氮化硅层；
[0032]图4a
‑
4d中：
[0033]100
‑
半导体衬底；
[0034]210
‑
第一电极；220
‑
电容介质层；221
‑
第一电容介质层；222
‑
第二电容介质层；223
‑
第三电容介质层；230
‑
第二电极。
具体实施方式
[0035]如
技术介绍
所述，击穿电压的测量值与设计值偏差较大造成其分布较为离散，经过OBIRCH进行失效点定位找出测量值与设计值偏差较大的MIM电容，并在剥离MIM电容的顶部金属层以及顶部钛或氮化钛后发现异常，进一步通过FIB截面检查发现该异常区域的位于金属铝11上的氮化硅层12出现破裂现象b(如图2所示)。该破裂现象b造成了击穿电压的测量值与设计值偏差较大。
[0036]经专利技术人分析，氮化硅层12的破裂很可能是由于应力问题造成或者击穿电压测试
造成。经试验发现，在金属铝11上一次沉积工艺形成氮化硅层12时，由于金属铝11的表面不光滑，造成一次沉积形成的氮化硅层12内部，以及氮化硅层12与金属铝11之间的应力较大，从而引起氮化硅层12的破裂。
[0037]基于上述研究，本专利技术提供一种改善MIM电容的击穿电压的方法，通过在第一电极上经过多次沉积形成电容介质层，以消除形成电容介质层内以及电容介质层与第一电极之间的应力过大造成的电介质层的破裂，从而减少了击穿电压的测量值与设计值的偏差。
[0038]以下将对本专利技术的一种改善MIM电容的击穿电压的方法作进一步的详细描述。下面将参照附图对本专利技术进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。
[0039]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善MIM电容的击穿电压的方法，其特征在于，包括以下步骤：提供一基底，所述基底上形成有第一电极；在所述第一电极上经过n次沉积，以形成电容介质层，其中n≥2，且n为正整数；以及在所述电容介质层上形成第二电极，以形成MIM电容。2.如权利要求1所述的改善MIM电容的击穿电压的方法，其特征在于，在所述第一电极上经过n次沉积，以形成电容介质层包括：在所述第一电极上由下至上依次形成第一子电容介质层至第n子电容介质层，所述第一子电容介质层至第n子电容介质层构成电容介质层。3.如权利要求2所述的改善MIM电容的击穿电压的方法，其特征在于，所述第一子电容介质层至第n子电容介质层的厚度相同。4.如权利要求2所述的改善MIM电容的击穿电压的方法，其特征在于，所述第一子电容介质层至第n子电容介质层的厚度不相同。5.如权利要求3或4所述的改善MIM电容的击穿电压的方法，所述...

【专利技术属性】
技术研发人员：刘冲，曹秀亮，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：