用于具有非线性相位检测的PLL的毛刺和量化噪声消除制造技术

本公开涉及用于具有非线性相位检测的PLL的毛刺和量化噪声消除。一种分数‑N锁相环(PLL)包括具有二阶非线性的时间电压转换器。时间电压转换器提供指示具有周期误差的参考时钟信号与由分数‑N反馈分频器供应的反馈信号之间的相位差的模拟误差信号。毛刺引起与经频率变换的分数‑N反馈分频器相关联的量化噪声。为了处理经频率变换的噪声，毛刺消除电路接收指示量化噪声的残差信号和指示毛刺的毛刺信号。时间电压转换器的非线性通过生成的多项式的项进行数字模拟以消除噪声。生成的多项式被耦接到Δ‑Σ调制器，Δ‑Σ调制器控制数模转换器，数模转换器向误差信号添加电压值/从误差信号减去电压值，由此消除包括经频率变换的量化噪声的量化噪声。

【技术实现步骤摘要】
用于具有非线性相位检测的PLL的毛刺和量化噪声消除
本申请涉及锁相环中的量化噪声消除和毛刺消除。
技术介绍
当今的高数据速率有线和无线通信系统需要具有低rms抖动性能的时钟源。这样的应用典型地使用分数-N锁相环(PLL)，因为分数-NPLL实现了很高的频率分辨率。然而，就其本质而言，分数-NPLL也必须处理由实现分数反馈分频器值引起的大的量化噪声。此外，为了减少来自电荷泵和鉴相器之后的模块的噪声贡献，高增益采样鉴相器经常在这样的PLL中使用。
技术实现思路
为了更好地消除量化噪声，一个实施例提供了操作锁相环(PLL)的方法，所述方法包括：生成指示要消除的噪声的多项式，所述噪声包括量化噪声和经频率变换的量化噪声。量化噪声与控制PLL中的反馈分频器的第一Δ-Σ调制器相关联。生成多项式包括组合指示毛刺的信号和指示量化噪声的残差项，毛刺存在于供应给PLL的相位和频率检测器的参考时钟信号中。所述方法还包括基于多项式来消除PLL中的模拟误差信号中的量化噪声和经频率变换的量化噪声。在另一实施例中，提供了一种方法，所述方法包括：生成多项式，用于消除指示参考时钟信号与反馈信号之间的相位差的PLL模拟误差信号中的量化噪声。量化噪声与控制PLL中的反馈分频器的Δ-Σ调制器相关联，所述反馈分频器供应反馈信号。多项式还用于消除部分地由于供应给PLL的相位和频率检测器的输入端的参考时钟信号中的毛刺而存在的经频率变换的量化噪声。所述方法还包括基于生成的多项式来消除量化噪声和经频率变换的量化噪声。在另一实施例中，提供了一种锁相环(PLL)，所述锁相环包括振荡器和时间电压转换器。时间电压转换器包括相位和频率检测器(PFD)，该相位和频率检测器接收反馈信号和参考时钟信号，并且时间电压转换器供应指示参考时钟信号与反馈信号之间的相位差的电压误差信号。反馈分频器被耦接到振荡器的输出端，并且被配置为供应反馈信号。毛刺消除电路被配置为接收抖动信号、指示与控制反馈分频器的第一Δ-Σ调制器相关联的量化噪声的残差信号，并且接收指示参考时钟信号中存在的毛刺的毛刺信号。毛刺消除电路被配置为生成指示要消除的噪声的消除多项式，要消除的噪声包括量化噪声和经频率变换的量化噪声。附图说明通过参考附图可以更好地理解本专利技术，并且其多个目的、特征和优点对于本领域技术人员将显而易见。图1A示出具有高增益时间电压转换器的PLL100的实施例的高级框图。图1B示出时间电压转换器的RC充电电路的高级框图。图2示出与高增益时间电压转换器相关联的非线性。图3示出在高增益时间电压转换器中组合的两个噪声源。图4示出生成具有是由晶体振荡器供应的信号的频率的两倍的频率的参考时钟的晶体振荡器和缓充器电路。图5A示出供应到II型PLL的DC时间误差引起反馈脉冲向右移动。图5B示出引起出现在鉴相器输入端处的离散时间方波误差项的偶脉冲和奇脉冲的占空比误差。图6A示出量化噪声功率谱密度。图6B示出存在时间电压转换器中的二阶非线性和参考时钟信号中的周期误差的情况下的功率谱密度。图7示出经频率变换的量化噪声如何影响PLL性能。图8示出处理由参考时钟信号中存在的毛刺(占空比误差)导致的经频率变换的量化噪声的实施例。图9示出用于更新用于消除量化噪声和经频率变换的量化噪声的多项式的系数h1-h5的自适应环路。图10示出在自适应环路中使用高斯-塞德尔法。图11示出自适应环路中使用的协方差矩阵Cex。图12示出用于生成消除量化噪声和经频率变换的量化噪声的消除信号的备选实施例。图13示出用于生成消除量化噪声和经频率变换的量化噪声的消除信号的另一备选实施例。图14示出所述消除如何通过减小量化噪声来影响PLL性能。在不同附图中使用相同的附图标记指示类似或相同的项。具体实施方式图1A示出PLL100的实施例的高级框图。PLL100包括基于高增益RC的时间电压转换器101，该基于高增益RC的时间电压转换器101将差分电压103供应给模数转换器(ADC)105。时间电压转换器101(在本文也被称为鉴相器)将参考时钟信号(REF)107与反馈信号(FB)109之间的相位差转换成电压103。简而言之，如果具有大于几GV/s的斜率的陡斜率发生器(slopegenerator)被用作鉴相器的一部分，则认为鉴相器增益很高。常规的鉴相器不使用斜率发生器，并且生成其宽度与鉴相器的两个输入的时间差成比例的电流/电压脉冲。因此，这些鉴相器具有低增益，在典型的应用中为(1/2π)。高增益通过在通过电阻器对电容器进行充电/放电的同时生成的斜率来实现。ADC105将与相位差相对应的数字值供应给数字环路滤波器111，其进而控制数控振荡器(DCO)115。反馈分频器117供应反馈时钟信号109。Δ-Σ调制器(DSM)119控制反馈分频器117以实现分数-N分频器。与残差121相对应的显著的量化噪声与DSM119相关联。诸如图1A中的时间电压转换器101之类的高增益采样鉴相器具有与其相关联的显著的非线性。在鉴相器的输入端处在参考时钟信号107中存在加性毛刺(additivespur)的情况下，这些非线性导致量化噪声与毛刺的混合，这降低系统性能。在图1A中，τ是RC时间电压转换器中的RC充电电路的时间常数。在图1A中示出的实施例中，τln(0.5)＝275ps，并且对应于时间延迟，在该时间延迟之后，来自RC充电(时间电压转换器101的上升曲线116)的电压等于来自RC放电曲线(时间电压转换器101的下降曲线118)的电压。图1B示出RC充电电路的示例。充电脉冲基于REF时钟信号107与FB时钟信号109之间的相位差。放电脉冲在每个测量周期对电容器进行放电。高增益时间电压转换器的实施例的附加的细节可以在美国专利No.9,762,250中找到，该专利题目为“CancellationofSpuriousTonesWithinaPhase-LockedLoopwithaTime-to-DigitalConverter(具有时间数字转换器的锁相环内的杂音的消除)”，专利技术人姓名是MichaelH.Perrot，2017年9月12日发布，该专利通过引用整体并入本文。其他实施例使用不同的方法，例如，电流源，以实现高增益鉴相器的陡斜率发生器。因为PLL对RC充电电压与RC放电电压之间的差进行积分，以设置VCO控制电压，所以环路应该稳定至RC充电电压等于RC放电电压的工作点。换言之，环路应该稳定至101的两条曲线相交的点。在这个工作点处的曲线的斜率设置了鉴相器的增益，并且影响噪声性能以及PLL。如针对图1A的高增益鉴相器所示，斜率＝Vdd/τ＝2.5GV/s。图2示出与图1A中示出的高增益时间电压转换器101相关联的非线性。图2示出与反馈时钟信号和参考时钟信号之间的相位差的不同值相关联的正(p)电压值和负(n)电压值。图2示出，在201处存在用于表示t0左侧的时间差Δt的、比表示时间t本文档来自技高网...

【技术保护点】
1.一种操作锁相环PLL的方法，包括：/n生成指示要消除的噪声的多项式，所述噪声包括量化噪声和经频率变换的量化噪声，所述量化噪声与控制所述PLL中的反馈分频器的第一Δ-Σ调制器相关联，/n其中，生成所述多项式包括：组合指示毛刺的信号和指示所述量化噪声的残差项，所述毛刺存在于供应给所述PLL的相位和频率检测器的参考时钟信号中；以及/n基于所述多项式来消除所述PLL中的模拟误差信号中的所述量化噪声和所述经频率变换的量化噪声。/n

【技术特征摘要】
20200228 US 16/805,3361.一种操作锁相环PLL的方法，包括：
生成指示要消除的噪声的多项式，所述噪声包括量化噪声和经频率变换的量化噪声，所述量化噪声与控制所述PLL中的反馈分频器的第一Δ-Σ调制器相关联，
其中，生成所述多项式包括：组合指示毛刺的信号和指示所述量化噪声的残差项，所述毛刺存在于供应给所述PLL的相位和频率检测器的参考时钟信号中；以及
基于所述多项式来消除所述PLL中的模拟误差信号中的所述量化噪声和所述经频率变换的量化噪声。


2.根据权利要求1所述的方法，还包括：
将与所述多项式相对应的消除值供应给第二Δ-Σ调制器；
在所述第二Δ-Σ调制器中基于所述消除值来生成消除控制信号；以及
利用所述消除控制信号控制数模转换器，以向所述模拟误差信号添加消除电压或从所述模拟误差信号减去所述消除电压，从而消除所述量化噪声和所述经频率变换的量化噪声，所述模拟误差信号指示来自所述反馈分频器的反馈信号与所述参考时钟信号之间的相位差。


3.根据权利要求2所述的方法，还包括：
从所述第二Δ-Σ调制器取得第二残差的一阶差分，所述第二残差与第二量化噪声相对应；
将所述一阶差分乘以缩放因子作为生成第二消除信号的一部分；以及
消除由所述第二量化噪声导致的误差。


4.根据权利要求1至3中任一项所述的方法，还包括：
供应作为指示所述毛刺的信号的方波；
形成所述多项式的线性项、平方项和立方项，所述线性项、所述平方项和所述立方项合并了毛刺项，所述毛刺项是指示所述毛刺的信号；
自适应地更新所述线性项、所述平方项和所述立方项的系数；以及
基于所述多项式来确定消除值。


5.根据权利要求4所述的方法，其中，所述方波是与所述参考时钟信号的周期误差相对应的±1方波。


6.根据权利要求4所述的方法，其中，形成所述多项式还包括：
从所述残差项减去抖动项以形成第一结果；
将所述第一结果乘以第一系数并且生成第一乘法结果；
将所述毛刺项乘以另一系数并且生成第二乘法结果；
对所述第一乘法结果和所述第二乘法结果求和并且形成所述多项式的所述线性项；
将所述线性项供应给求和电路；
将所述线性项除以所述第一系数以生成除法结果，对所述除法结果进行平方以生成经平方的除法结果，并且将所述经平方的除法结果乘以第二系数以生成所述多项式的所述平方项；
将所述平方项供应给所述求和电路；
对所述除法结果进行立方以生成经立方的除法结果，并且将所述经立方的除法结果乘以第三系数以生成所述多项式的所述立方项；以及
将所述立方项供应给所述求和电路。


7.根据权利要求4所述的方法，其中，形成所述多项式还包括：
从所述残差项减去抖动项以形成第一结果；
将所述毛刺项乘以第五系数并且生成第一乘法结果；
对所述第一乘法结果和所述第一结果求和以形成第一总和；
将所述第一总和乘以第一系数以形成所述多项式的所述线性项；
将所述线性项供应给求和电路；
对所述第一总和进行平方以生成第一经平方的项，并且将所述第一经平方的项乘以第二系数以生成所述多项式的所述平方项；
将所述平方项供应给所述求和电路；
对所述第一总和进行立方以生成第一经立方的项，并且将所述第一经立方的项乘以第三系数以生成所述多项式的所述立方项；以及
将所述立方项供应给所述求和电路。


8.一种操作锁相环PLL的方法，包括：
生成用于消除PLL模拟误差信号中存在的量化噪声的多项式，所述PLL模拟误差信号指示参考时钟信号与反馈信号之间的相位差，所述量化噪声与控制所述PLL中的反馈分频器的Δ-Σ调制器相关联，所述反馈分频器供应所述反馈信号，并且所述多项式用于消除部分地由于供应给所述PLL的相位和频率检测器的输入端的所述参考时钟信号中的毛刺而存在的经频率变换的量化噪声；以及
基于生成的所述多项式来消除所述量化噪声和经频率变换的量化噪声。


9.根据权利要求8所述的方法，其中，所述经频率变换的量化噪声至少部分地由与生成所述PLL模拟误差信号相关联的二阶非线性导致。


10.根据权利要求8所述的方法，还包括：
将与所述多项式相对应的消除值供应给第二Δ-Σ调制器；
在所述第二Δ-Σ调制器中基于所述消除值来生成消除控制信号；
利用所述消除控制信号控制数模转换器DAC以生成消除电压；以及

【专利技术属性】
技术研发人员：阿斯拉马力·A·拉菲，斯里塞·R·希沙姆拉杰，罗素·克罗曼，詹姆斯·D·巴尼特，
申请(专利权)人：硅谷实验室公司，
类型：发明
国别省市：美国;US