基于片上电感的宽带低噪声放大器制造技术

本发明专利技术公开了一种基于片上电感的低噪声放大器，其包括输入端、输入阻抗匹配电路、放大电路和输出端，其中输入阻抗匹配电路包含：第一电感，与所述低噪声放大器的输入端相连；第一NMOS晶体管，其栅极连接所述第一电感；第一电容，连接于所述第一NMOS晶体管的栅极与源极之间；以及并联的第二电感与第二电容，其一端与所述第一NMOS晶体管的源极相连，另一端接地。本发明专利技术的低噪声放大器可摆脱无源器件对频率的限制，实现宽带的频谱响应。

【技术实现步骤摘要】
基于片上电感的宽带低噪声放大器
本专利技术涉及集成电路领域，特别涉及一种基于片上电感的宽带低噪声放大器。
技术介绍
低噪声放大器是射频收发机中的重要模块之一，主要用于通讯系统中将接收自天线的信号放大，以便于后级的接收机电路处理。由于来自天线的信号一般都非常微弱，低噪声放大器一般情况下均位于非常靠近天线的部位以减小信号损耗。正是由于噪声放大器位于整个接收机紧邻天线的最先一级，它的特性直接影响着整个接收机接收信号的质量。为了确保天线接收的信号能够在接收机的最后一级被正确的恢复，一个好的低噪声放大器需要在放大信号的同时产生尽可能低的噪音以及失真。随着现代移动通讯的发展，低噪声放大器要求能够适用于各种频率和协议的应用，因此对低噪声放大器的电感提出了更高的要求，尤其是要求低噪声放大器的电感可变，满足各种频率和协议应用的需要，从而使整个接收机成为一个宽带的接收机。输入端的阻抗匹配和噪声匹配是实现高增益和低噪声的关键，对输入端的阻抗匹配和噪声匹配影响最关键的是低噪声放大器的电感。通常来说，用于输入匹配的低噪声放大器电感是由无源器件所构成，但是一般固定的片上电感只能实现较窄的频谱响应。因此，如果能够摆脱无源器件对频率的限制，利用片上电感来实现宽带的频谱响应，将可以应用于多种无线标准协议中，对整个低噪声放大器和接收机的设计带来很大益处。
技术实现思路
本专利技术的主要目的在于克服现有技术的缺陷，提供一种宽带低噪声放大器。为达成上述目的，本专利技术提供一种基于片上电感的低噪声放大器，其包括输入端、输入阻抗匹配电路、放大电路和输出端，其中所述输入阻抗匹配电路包含：第一电感，与所述低噪声放大器的输入端相连；第一NMOS晶体管，其栅极连接所述第一电感；第一电容，连接于所述第一NMOS晶体管的栅极与源极之间；以及并联的第二电感与第二电容，其一端与所述第一NMOS晶体管的源极相连，另一端接地。优选的，所述放大电路包括共源共栅结构的所述第一NMOS晶体管和第二NMOS晶体管；所述第二NMOS晶体管的漏极连接所述低噪声放大器的输出端，同时通过负载连接电源。优选的，所述放大电路还包括并联的第三电感和第三电容，所述并联的第三电感和第三电容连接于所述第一NMOS晶体管和所述第二NMOS晶体管之间。优选的，所述负载为并联的第四电感和第四电容。优选的，所述低噪声放大器的工作频率为大于等于1180MHz。本专利技术低噪声放大器通过在输入匹配电路中增加并联的电感电容结构，使得低噪声放大器的输入阻抗在工作频率较大变化范围内仍保持相对稳定，因此能够摆脱无源器件对低噪声放大器工作频率的限制，实现宽带的频谱响应。本专利技术可以应用于多种无线标准协议中，对整个低噪声放大器和接收机的设计带来很大益处。附图说明图1为本专利技术一实施例低噪声放大器的电路示意图；图2为本专利技术一实施例低噪声放大器的输入阻抗匹配电路的等效电路示意图；图3为本专利技术一实施例低噪声放大器的输入匹配参数与频率关系的曲线图；图4为本专利技术一实施例低噪声放大器的噪声系数与频率关系的曲线图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。在本说明书中及在权利要求书中，应理解当一元件被称为“连接”到另一元件或与另一元件“相连”时，其可直接连接，或可存在介入元件。本专利技术的低噪声放大器包括输入端Vin、输入阻抗匹配电路、放大电路和输出端Vout。请参考图1，输入阻抗匹配电路包括第一电感Lg、第一NMOS晶体管M1、第一电容C1、和并联结构的第二电感L2和第二电容C2。其中，第一电感Lg与低噪声放大器的输入端Vin相连；NMOS晶体管M1的栅极连接第一电感Lg；在NMOS晶体管M1的栅源极之间连接跨接电容C1；第二电感L2与第二电容C2的并联结构的一端与NMOS晶体管M1的源极相连，另一端接地。放大电路包括一对共源共栅(Cascode)结构的NMOS晶体管M1和NMOS晶体管M2，NMOS晶体管M2的漏极接低噪声放大器的输出端，同时也通过负载接电源VDD。在本实施例中，NMOS晶体管M1和M2之间还连接一个第三电感L3与第三电容C3的并联结构，该并联结构一端连接晶体管M2的源极，另一端连接晶体管M1的漏极。通过该并联结构，可通过电容C3将交流信号传递至晶体管M2的源极、通过电感L3将直流信号传递至晶体管M2的源极。此外，晶体管M2与电源之间的负载也可以为电感与电容的并联结构。如图所示，第四电感L4与第四电容C4并联，该并联结构一端连接电源，一端连接晶体管M2的漏极。通过并联结构中的第四电感L4可将直流信号传递至电源VDD，通过并联结构的第四电容C4将交流信号传递至电源VDD。接下来请参考图2所示的输入阻抗匹配电路的等效电路示意图。其中，igs1为NMOS晶体管M1的等效电流源，Cgs1为NMOS管M1的栅源等效电阻，C1为第一电容C1的电容值，gm1和gm2分别是NMOS晶体管M1和M2的跨导，R0是NMOS晶体管M1的等效输出阻抗，Vgs1和Vgs2分别是NMOS晶体管M1和M2的栅源电压，Cgd1为NMOS管M1的栅漏等效电阻(不包含第一电容C1的电容值)，RL为NMOS管M1和M2的输出阻抗的并联的等效电阻。从第一电感Lg的输入端看到的阻抗即为宽带低噪声放大器的输入阻抗，推导出该宽带低噪声放大器的输入阻抗为：其中，w为工作频率，Cp为NMOS晶体管M1的栅源寄生电容Cgs1与第一电容C1并联得到的阻抗，gm1为NMOS晶体管M1的跨导，Lg和L2分别为第一电感和第二电感的电感值。由上式可以看出，随着工作频率w的变化，输入阻抗将呈现不同的阻值。但随着w的增大，输入阻抗的第一项将变小，而输入阻抗的第二项将变大，两者互相抵消，使得输入阻抗在w变化较大的范围内仍保持相对稳定。即，该低噪声放大器在较宽的频率范围内满足阻抗匹配要求，表现出宽带响应。另一方面，从图2所示的等效电路图中也可以推导出该宽带低噪声放大的噪声系数为：其中，k为NMOS晶体管M1的源漏电流等效噪声系数。一般的，Cp的值的数量级为10e-13，电感L2的值的数量级为10e-10，因此增加NMOS晶体管M1的跨导gm1和输出等效电阻R0，可以有效减小该宽带低噪声放大的噪声系数。通常来说，可通过增加NMOS晶体管M1的电流的方式增加NMOS管M1的跨导，但是电流的增大会相应增大NMOS管M1的源漏电流等效噪声系数k。因此，在NMOS晶体管M1的电流与宽长比的设计时需寻求两者间的平衡点，以确定最小噪声系数下的最佳电流与宽长比。图3所示为本低噪声放大器的输入匹配S11与频率关系的曲线图。从图中可以看到，该低噪声放大器在频率1180MHz(1.18GHz)以上的输入匹配S11都能够小于-10dB，也即意味着该低噪声放大器可以在1180MHz以上的宽频率范围内工作。图4是本低噪声放大器的噪声系数NF与频率的关系曲线。从图中可以看到，该低噪声放大器在1180MHz以上的宽频率工作范围内，噪声系数均小于3dB，该噪声系数可以满足该频率范围内大部分接收机对低噪声放大器的要求。综上所述，相较于传统结构的低噪声放大器，本专利技术通过在输入匹配电路中增本文档来自技高网...

【技术保护点】
一种基于片上电感的低噪声放大器，其包括输入端、输入阻抗匹配电路、放大电路和输出端，其特征在于，所述输入阻抗匹配电路包含：第一电感，与所述低噪声放大器的输入端相连；第一NMOS晶体管，其栅极连接所述第一电感；第一电容，连接于所述第一NMOS晶体管的栅极与源极之间；以及并联的第二电感与第二电容，其一端与所述第一NMOS晶体管的源极相连，另一端接地。

【技术特征摘要】
1.一种基于片上电感的低噪声放大器，其包括输入端、输入阻抗匹配电路、放大电路和输出端，其特征在于，所述输入阻抗匹配电路包含：第一电感，与所述低噪声放大器的输入端相连；第一NMOS晶体管，其栅极连接所述第一电感；第一电容，连接于所述第一NMOS晶体管的栅极与源极之间；以及并联的第二电感与第二电容，其一端与所述第一NMOS晶体管的源极相连，另一端接地；其中所述放大电路包括与所述第一NMOS晶体管形成共源共栅结构的第...

【专利技术属性】
技术研发人员：李琛，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31