本发明专利技术公开了基于VFO缓冲放大器的逻辑保护滤波放大自动报警系统，主要由控制芯片AX，异或门集成芯片U1，电平采样保护电路，控制开关报警电路，滤波放大电路，缓冲放大器电路和光束激发式逻辑放大电路组成，其特征在于，在光束激发式逻辑放大电路与VFO缓冲放大器电路之间还串接有逻辑保护射极耦合式放大电路。本发明专利技术能够更好的对信号进行过滤与放大，大大提高了产品的适应能力与精准性，还能自动采集和识别配套终端设备的电平状态，自动连接安全支付设备与配套终端设备的通讯，从而有效避免因安全支付设备与配套终端设备电平不匹配而带来的缺陷。
【技术实现步骤摘要】
本专利技术涉及串口通讯与控制领域，具体是指基于VFO缓冲放大器的逻辑保护滤波放大自动报警系统。
技术介绍
目前，由于人们所使用的安全支付设备需要结合配套终端设备来使用，而配套终端设备的电平是各不统一的，因此在安全支付设备与配套终端设备的串口通讯过程中经常会遇到电平不匹配的情况，从而会造成很多通讯失败的情况。为此，人们通常都采用加入拨码开关的方法来进行处理，但在进行拨码前，却必须要知道配套终端设备的电平状态是什么，这样便给配套终端的使用带来了极大的不便，同样也造成了很多并发问题。同时，传统的安全支付设备无论是否与配套终端设备通讯成功，均不能很好的给出相关警示，因此无形中也会增加判断的难度。
技术实现思路
本专利技术的目的在于克服目前人们使用安全支付设备与配套终端设备进行通讯时，必须要先获取配套终端设备的电平状态以及无法警示是否连接成功的缺陷，提供一种不仅结构简单，而且还能完全省略该电平状态获取状态，以及能警示通讯成功与否的基于VFO缓冲放大器的逻辑保护滤波放大自动报警系统。本专利技术通过以下技术方案来实现:基于VFO缓冲放大器的逻辑保护滤波放大自动报警系统，主要由控制芯片AX，与该控制芯片AX相连接的异或门集成芯片U1，与该异或门集成芯片Ul相连接的电平采样保护电路，分别与异或门集成芯片Ul、电平采样保护电路及控制芯片AX相连接的控制开关报警电路，以及串接在电平采样保护电路与异或门集成芯片Ul之间的VFO缓冲放大器电路和光束激发式逻辑放大电路组成。同时，在光束激发式逻辑放大电路与VFO缓冲放大器电路之间还串接有串联设置的滤波放大电路和逻辑保护射极耦合式放大电路；所述滤波放大电路(10)由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻RlOl并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VTlOl的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管DlOl，P极经二极管D102后与二极管DlOl的N极相连接、N极与三极管VT106的基极相连接的二极管D103，串接在三极管VT106的基极与集电极之间的电阻Rl 11，一端接地、另一端与三极管VT104的发射极相连接的电阻Rl 12，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器PlOl的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器PlOl的输出端相连接的电阻R107，串接在运算放大器PlOl的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器PlOl的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻Rl 10，以及负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VTlOl的发射极、三极管VT103的集电极和三极管VT104的集电极均与电阻R102和电阻R104的连接点相连接，三极管VTlOl的基极与三极管VT102的发射极相连接，三极管VTlOl的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器PlOl的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管DlOl的N极相连接，所述三极管VT104的发射极作为输出端。所述光束激发式逻辑放大电路主要由功率放大器P1，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器Pl的同相端相连接、正极经光二极管D4后接地的极性电容C4，一端与极性电容C4的正极相连接、另一端经二极管D5后接地的电阻R13，正极与电阻R13和二极管D5的连接点相连接、负极接地的极性电容C6，一端与与非门ICl的负极输入端相连接、另一端与功率放大器Pl的同相端相连接的电阻R14，串接在功率放大器Pl的反相端与输出端之间的电阻R15，一端与与非门ICl的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C5，以及一端与极性电容C6的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成；所述与非门ICl的正极输入端与功率放大器Pl的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端则与功率放大器P的输出端相连接。所述VFO缓冲放大器电路由三极管Q4，三极管Q5，一端与三极管Q4的基极相连接、另一端经电容Cl后与与非门IC3的输出端相连接的电阻R8，一端与三极管Q4的基极相连接、另一端顺次经电阻R12和电容C3后与异或门集成芯片Ul相连接的电阻R11，一端与三极管Q4的基极相连接、另一端与电阻R12和电容C3的连接点相连接的电阻R10，以及一端与三极管Q4的集电极相连接、另一端经电容C2后接地的电阻R9组成；所述三极管Q5的发射极与电阻RlO与电阻R12的连接点相连接，其集电极与电阻R9和电容C2的连接点相连接，其基极与三极管Q4的集电极相连接；所述三极管Q4的发射极接地，且三极管Q5的集电极还外接+9v?12V的直流电压VCC ;功率放大器Pl的正极输入端则与电平采样保护电路相连接。所述逻辑保护射极耦合式放大电路主要由三极管Q6，三极管Q7，功率放大器P2，功率放大器P3，串接在功率放大器P2的反相端与输出端之间的电阻R19，串接在功率放大器P3的同相端与输出端之间的极性电容C9，串接在功率放大器P2的同相端与三极管Q6的集电极之间的电阻R18，串接在三极管Q6的集电极与三极管Q7的基极之间的电阻R20，与电阻R20相并联的电容CS，负极与功率放大器P2的同相端相连接、正极经电阻R21后与三极管Q6的发射极相连接的极性电容C7，串接在三极管Q7的基极与极性电容C7的正极之间的电阻R22，正极与三极管Q7的发射极相连接、负极顺次经稳压二极管D6和电阻R23后与功率放大器P2的输出端相连接的电容C本文档来自技高网...
【技术保护点】
基于VFO缓冲放大器的逻辑保护滤波放大自动报警系统，主要由控制芯片AX，与该控制芯片AX相连接的异或门集成芯片U1，与该异或门集成芯片U1相连接的电平采样保护电路，分别与异或门集成芯片U1、电平采样保护电路及控制芯片AX相连接的控制开关报警电路，以及串接在电平采样保护电路与异或门集成芯片U1之间的VFO缓冲放大器电路和光束激发式逻辑放大电路组成，其特征在于，在光束激发式逻辑放大电路与VFO缓冲放大器电路之间还串接有串联设置的滤波放大电路(10)和逻辑保护射极耦合式放大电路(20)；所述滤波放大电路(10)由三极管VT101，三极管VT102，三极管VT103，三极管VT104，三极管VT105，三极管VT106，三极管VT107，运算放大器P101，运算放大器P102，一端作为输入端、另一端与三极管VT107的基极相连接的电阻R101，与电阻R101并联的电容C101，一端与三极管VT107的基极相连接、另一端经电阻R105后与三极管VT107的发射极相连接的电阻R103，一端与三极管VT107的基极相连接、另一端经电阻R104后与三极管VT107的集电极相连接的电阻R102，正极与三极管VT107的发射极相连接、负极与电阻R103和电阻R105的连接点相连接的电容C104，串接在三极管VT101的基极与发射极之间的电阻R114，一端接地、另一端与三极管VT102的基极相连接的电阻R113，P极与三极管VT103的基极相连接、N极经电容C103后与三极管VT107的集电极相连接的二极管D101，P极经二极管D102后与二极管D101的N极相连接、N极与三极管VT106的基极相连接的二极管D103，串接在三极管VT106的基极与集电极之间的电阻R111，一端接地、另一端与三极管VT104的发射极相连接的电阻R112，负极接地、正极经电阻R106后与电容C104的正极相连接的电容C105，一端与电容C105的正极相连接、另一端与运算放大器P101的负输入端相连接的电阻R108，一端与电容C105的正极相连接、另一端与运算放大器P101的输出端相连接的电阻R107，串接在运算放大器P101的负输入端与输出端之间的电容C106，负极接地、正极与运算放大器P102的正输入端相连接的电容C108，负极经电阻R109后与运算放大器P101的输出端相连接、正极与运算放大器P102的负输入端相连接的电容C107，一端与电容C107的负极相连接、另一端与电容C108的正极相连接的电阻R110，以及负极与三极管VT107的基极相连接、正极经电阻R115后与三极管VT104的发射极相连接的电容C102组成；其中，电容C104的负极还同时与三极管VT106的集电极和三极管VT105的集电极相连接，三极管VT101的发射极、三极管VT103的集电极和三极管VT104的集电极均与电阻R102和电阻R104的连接点相连接，三极管VT101的基极与三极管VT102的发射极相连接，三极管VT101的集电极与三极管VT102的基极相连接，三极管VT102的集电极与三极管VT103的基极相连接，三极管VT103的发射极与三极管VT104的基极相连接，三极管VT104的发射极与三极管VT105的发射极相连接，三极管VT105的基极与三极管VT106的发射极相连接，运算放大器P101的正输入端接地，电容C107的正极还同时与运算放大器P102的输出端以及二极管D101的N极相连接，所述三极管VT104的发射极作为输出端；所述光束激发式逻辑放大电路主要由功率放大器P1，与非门IC1，与非门IC2，与非门IC3，负极与功率放大器P1的同相端相连接、正极经光二极管D4后接地的极性电容C4，一端与极性电容C4的正极相连接、另一端经二极管D5后接地的电阻R13，正极与电阻R13和二极管D5的连接点相连接、负极接地的极性电容C6，一端与与非门IC1的负极输入端相连接、另一端与功率放大器P1的同相端相连接的电阻R14，串接在功率放大器P1的反相端与输出端之间的电阻R15，一端与与非门IC1的输出端相连接、另一端与与非门IC3的负极输入端相连接的电阻R16，正极与与非门IC2的输出端相连接、负极与与非门IC3的负极输入端相连接的电容C5，以及一端与极性电容C6的正极相连接、另一端与与非门IC2的负极输入端相连接的电阻R17组成；所述与非门IC1的正极输入端与功率放大器P1的反相端相连接，其输出端与与非门IC2的正极输入端相连接，与非门IC3的正极输入端则与功率放大器P的输出端相连接；所述VFO缓冲放大器电路由三极管Q4，三极管Q5，一端与三极管Q4的基极相连接、另一端经电容C1后与与非门IC3的输出端相连接的电阻R8，一端与三极管Q4的基极相连接、另一端顺次经电阻R12和电容C3后与异...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：黄涛，
申请(专利权)人：成都雷克尔科技有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。