一种基于DDS和PLL组成的宽带低步进高速频率合成器制造技术

本发明专利技术公开了一种基于DDS和PLL组成的宽带低步进高速频率合成器。本频率合成器包括DDS电路、PLL电路、上变频和信号放大电路、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路的信号输入端相连，所述上变频和信号放大电路的信号输入端与所述DDS电路信号输出端相连，所述时序控制电路的信号输出端与所述PLL电路、DDS电路的信号输入端相连。本发明专利技术在较宽的带宽内，通过PLL电路产生L波段和KU波段两种本振分别和DDS频率进行组合，然后通过高速开关组合的方法来实现频率切换，本发明专利技术输出频率在KU波段，输出带宽在12～14GHz时能够快速完成10MHz步进的跳频，并使得整个频率的切换时间达到2us；本发明专利技术具有结构简单、稳定性好、精度高、易实现等特点。

【技术实现步骤摘要】

本专利技术属于雷达通讯
，特别涉及一种基于DDS和PLL组成的宽带低步进高速频率合成器。
技术介绍
频率合成分为直接模拟频率合成、锁相频率合成和直接数字合成三种。随着雷达技术和通信技术的不断发展，对频率合成器的频率稳定度、频谱纯度、频率范围以及捷变频速度提出了更高要求。现有的频率合成器在输出频率较高或带宽较宽时，输出信号的质量较差，同时，现有频率合成器的结构复杂，稳定性不好，因此亟待改进。
技术实现思路
本专利技术为了克服上述现有技术的不足，提供了一种基于DDS和PLL组成的宽带低步进高速频率合成器，本专利技术具有结构简单、设计合理以及稳定性好的优点，本专利技术中的高速频率合成器在输出频率较高或带宽较宽时，输出信号的质量均较好，而且能够实现快速跳频。为实现上述目的，本专利技术采用了以下技术措施:—种基于DDS和PLL组成的宽带低步进高速频率合成器，本频率合成器包括DDS电路、PLL电路、上变频和信号放大电路、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路的信号输入端相连，所述上变频和信号放大电路的信号输入端与所述DDS电路信号输出端相连，所述时序控制电路的信号输出端与所述PLL电路、DDS电路的信号输入端相连。本专利技术还可以通过以下技术措施进一步实现。优选的，所述PLL电路包括KU波段PLL电路、4选IPIN开关、L波段PLL电路、5选IPIN开关；所述上变频和信号放大电路包括L波段混频器、KU波段混频器、滤波放大器、2选I开关滤波器；所述KU波段PLL电路的输出端输出4路KU波段本振信号至4选IPIN开关的输入端，所述4选IPIN开关的信号输出端与所述KU波段混频器的信号输入端相连；所述L波段PLL电路的输出端输出5路L波段本振信号至5选IPIN开关的输入端，所述5选IPIN开关的信号输出端与所述L波段混频器的信号输入端相连，所述L波段混频器的信号输出端与所述滤波放大器的信号输入端相连，所述滤波放大器的信号输出端与所述KU波段混频器的信号输入端相连，所述KU波段混频器输出12?14GHz的信号至2选I开关滤波器的输入端；所述时序控制电路的信号输出端分别与所述KU波段PLL电路、L波段PLL电路的信号输入端相连，且所述时序控制电路的信号输出端还分别与4选IPIN开关、5选IPIN开关的控制端相连；所述DDS电路的信号输出端与所述L波段混频器的信号输入端相连。优选的，所述KU波段PLL电路由鉴相单元、环路滤波器、四个压控振荡器、微带滤波器组成；所述鉴相单元的输出端与环路滤波器的输入端相连，环路滤波器的输出端分别与四个压控振荡器的输入端相连，四个压控振荡器的各自的输出端一方面与4选IPIN开关的输入端相连，另一方面与微带滤波器的输入端相连，微带滤波器的输出端与鉴相单元的输入端相连；所述时序控制电路的信号输出端与鉴相单元的输入端相连。优选的，所述鉴相单元包括基准分频器、鉴相器、环内分频器；所述基准分频器的输入端接10MHz的输入时钟，所述基准分频器的信号输出端与所述鉴相器的信号输入端相连，所述鉴相器的信号输出端与所述环路滤波器的信号输入端相连，所述微带滤波器的信号输出端与所述环内分频器的信号输入端相连，所述环内分频器的信号输出端与所述鉴相器的信号输入端相连；所述时序控制电路的信号输出端与所述鉴相器的输入端相连；所述L波段PLL电路的信号输入端接10MHz的输入时钟。优选的，所述DDS电路包括DDS产生电路、倍频滤波电路；所述DDS产生电路包括第一阻抗变换器、DDS芯片、第二阻抗变换器；所述倍频滤波电路包括匹配电路、匹配倍频电路、4选I开关滤波器组；所述第一阻抗变换器的信号输入端接1000MHz的信号，所述第一阻抗变换器信号输出端与所述DDS芯片的信号输入端相连，所述DDS芯片信号输入端与所述第二阻抗变换器的信号输出端相连，所述第二阻抗变换器输出50?75.5MHz的信号至匹配电路的输入端，所述匹配电路的信号输出端与所述匹配倍频电路的信号输入端相连，所述匹配倍频电路输出200?300MHz的信号至4选I开关滤波器组的输入端，所述4选I开关滤波器组输出200?300MHz的DDS信号至L波段混频器的输入端；所述时序控制电路的信号输出端与所述DDS芯片的输入端相连。优选的，所述时序控制电路型号为美国Altera公司生产的cyclone系列的EP1C6T144I7 的 FPGA 芯片。优选的，所述L波段混频器型号为美国HITTITE公司生产的HMC220MS8芯片，所述KU波段混频器型号为美国HITTITE公司生产的HMC441LM1芯片，所述压控振荡器型号为美国HITTITE公司生产的HMC588LP5芯片，所述DDS芯片型号为美国Analog Devices公司生产的AD9858BCPZ芯片。优选的，所述鉴相单元中鉴相器型号为美国Analog Devices公司生产的ADF4107，所述L波段PLL电路芯片型号为美国Analog Devices公司生产的ADF4350BCPZ ；所述时序控制电路的信号输出端与所述ADF4350BCPZ的输入端相连。优选的，所述环路滤波器由0P27GS运算放大器组成，所述0P27GS的IN-引脚连接电阻R12、电阻R13的一端，所述电阻R12的另一端接地，所述0P27GS的IN+引脚连接电阻Rll的一端、电容C12的一端、REFIN，所述电容C12的另一端接地，所述电阻Rll的另一端连接电容C13的一端，所述电容C13的另一端接地，所述0P27GS的VCC-引脚接地，所述0P27GS的VCC+引脚连接电容C14的一端、电容C15的一端、+12V电源，所述电容C14、电容C15的另一端接地，所述0P27GS的OUT引脚连接电阻R13的另一端、电阻R14的一端，所述电阻R14的另一端连接电容C16的一端、RF0UT，所述电容C16的另一端接地，所述0P27GS的V10、NC引脚悬空。本专利技术的有益效果在于:I)、本专利技术由DDS电路、PLL电路、上变频和信号放大电路、时序控制电路组成。本专利技术通过降低DDS电路的输出频率，再使用倍频电路来提高输出信号的质量；在较宽的带宽内，本专利技术通过PLL电路产生L波段和KU波段两种本振分别和DDS频率进行组合，然后通过高速开关组合的方法来实现频率切换，本专利技术输出频率在KU波段，输出带宽在12?14GHz时能够快速完成1MHz步进的跳频，并使得整个频率的切换时间达到2us ;本专利技术具有结构简单、稳定性好、精度高、易实现等特点。2)、本专利技术中的KU波段本振产生部分采用分离式器件，所述鉴相器的型号为美国Analog Devices公司生产ADF4107，该芯片集成了锁相环频率合成器的多种重要部件，只需简单的外围电路，即可构成一个完整的低噪声、低功耗、高稳定度的频率合成器。在整个锁相频率合成的设计个过程中，环路滤波器的设计显得尤为重要，环路滤波器会直接影响到整个信号产生的质量和锁定时间，环路带宽的优化有助于在不牺牲噪声性能的情况下持续快速且准确地调频。在环路带宽内，鉴相器控制压控振荡器(VCO)跟踪参考频率，将参考振荡器的相位噪声映射到VCO上。这一过程受到鉴相器噪声基底的支配，因为鉴相器噪声基底通常比参考振荡器的相位噪声高。由于AD本文档来自技高网...

【技术保护点】
一种基于DDS和PLL组成的宽带低步进高速频率合成器，其特征在于：本频率合成器包括DDS电路、PLL电路、上变频和信号放大电路(30)、时序控制电路；所述PLL电路的信号输出端与所述上变频和信号放大电路(30)的信号输入端相连，所述上变频和信号放大电路(30)的信号输入端与所述DDS电路信号输出端相连，所述时序控制电路的信号输出端分别与所述PLL电路、DDS电路的信号输入端相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：毛飞，鲁长来，倪文飞，汪炜，
申请(专利权)人：安徽四创电子股份有限公司，
类型：发明
国别省市：安徽;34