一种沟槽功率MOSFET器件及其静电保护结构制造技术

本实用新型专利技术公开了一种沟槽功率MOSFET器件的静电保护结构，所述沟槽功率MOSFET器件的有源区外围的栅极引出端设置区域中，其中一部分区域设置了栅极引出端，另一部分区域设置了若干个静电保护引出端，该静电保护引出端包括至少一对PN结，PN结两端分别与沟槽功率MOSFET器件的源极和栅极连接。另外本实用新型专利技术还公开了带上述静电保护结构的功率MOSFET器件，该静电保护结构无需在沟槽功率MOSFET器件上额外规划出ESD区域，节省了沟槽功率MOSFET器件的面积，降低了成本，制作方法流程简单，节省光刻次数，降低成本，ESD能力可灵活调节。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
一种沟槽功率MOSFET器件及其静电保护结构
本技术涉及一种带静电保护结构的沟槽功率MOSFET器件同时还涉及该器件上的静电保护结构。
技术介绍
功率MOSFET器件的使用和发展已经有多年的历史，可以说在现代电子产业中的应用极其广泛，为了使器件能适应各种复杂的应用环境，人们对器件的性能有了更高的要求，其中抗静电能力是很重要的一项。功率MOSFET器件的ESD损坏经常出现在栅极与源极之间，因为该两极之间的栅氧化层很薄，一般在1nm?200nm的范围内。于是在很长的时间内，在保证器件功能的前提下提高此两极之间的抗静电能力一直是器件开发者努力的方向。 现今流行的做法是在原有工艺流程的基础上制作若干组背靠背的PN结结构(此处背靠背的PN结至少为一对)，然后将其并联于功率MOSFET器件的栅极和源极之间。 然目前的静电保护结构是在芯片专门规划出某各区域来，通过场氧、淀积并刻蚀多晶硅、离子注入等一系列步骤形成ESD的PN结。规划出的区域一般是位于芯片的栅极区，而栅极区同时还要作为芯片的接线引脚。 这种静电保护结构会增大芯片的面积，同时还增加成本。另外这种静电保护结构本文档来自技高网...

【技术保护点】
一种沟槽功率MOSFET器件的静电保护结构，其特征在于：所述沟槽功率MOSFET器件的有源区外围的栅极引出端设置区域中，其中一部分区域设置了栅极引出端，另一部分区域设置了若干个静电保护引出端，该静电保护引出端包括至少一对PN结，PN结两端分别与沟槽功率MOSFET器件的源极和栅极连接。

【技术特征摘要】
1.一种沟槽功率MOSFET器件的静电保护结构，其特征在于:所述沟槽功率MOSFET器件的有源区外围的栅极引出端设置区域中，其中一部分区域设置了栅极引出端，另一部分区域设置了若干个静电保护引出端，该静电保护引出端包括至少一对PN结，PN结两端分别与沟槽功率MOSFET器件的源极和栅极连接。2.如权利要求1所述的一种沟槽功率MOSFET器件的静电保护结构，其特征在于:静电保护引出端包括靠近有源区的第一区域和靠近终端区的第二区域，第一区域和第二区域之间为所述PN结，第一区域上设置有源极接触孔，第二区域上设置有栅极接触...

【专利技术属性】
技术研发人员：丁磊，殷允超，
申请(专利权)人：张家港凯思半导体有限公司，
类型：新型
国别省市：江苏;32