【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及集成电路中的电介质层。
技术介绍
使用先进互补金属氧化物半导体(CMOS)技术节点特征及工艺制作的集成电路可具有悬伸于栅极侧壁间隔件上的金属硅化物及在紧密间隔开的栅极之间的高纵横比开口。在高纵横比开口中形成不具有空隙的金属前电介质(PMD)层可成问题。
技术实现思路
可通过以下操作来形成集成电路：从金属氧化物半导体(MOS)晶体管栅极的侧壁上的偏移间隔件移除源极/漏极间隔件；在所述MOS晶体管栅极的横向表面上形成触点蚀刻止挡层(CESL)间隔件层；回蚀所述CESL间隔件层以在所述MOS晶体管栅极的所述横向表面上形成具有为所述MOS晶体管栅极的1/4到3/4的高度的倾斜CESL间隔件；在所述倾斜CESL间隔件、所述MOS晶体管栅极及介入衬底上方形成CESL；及在所述CESL上方形成PMD层。附图说明图1A到1I为在连续制作阶段中描绘的实例性集成电路的横截面。图2A及2B为集成电路的横截面，其描绘用于形成CESL间隔件的替代过程序列。具体实施方式可通过以下操作来形成集成电路：从MOS晶体管栅极的侧壁上的偏移间隔件移除源极/漏极间隔件；在所述MOS晶体管栅极的横向表面上形成CESL间隔件层；回蚀所述CESL间隔件层以在所述MOS晶体管栅极的所述横向表面上形成具有为所述MOS晶体管栅极的1/4到3/4的高度的倾斜CESL间隔件；在所述倾斜CESL间隔件、所述MOS晶体管栅极及栅极...
【技术保护点】
一种集成电路，其包括：半导体衬底；多个p沟道金属氧化物半导体PMOS栅极结构，其接近于彼此安置于所述半导体衬底上，所述PMOS栅极结构中的每一者包括：栅极电介质层，其安置于所述半导体衬底的顶部表面上；栅极，其安置于所述栅极电介质层上；金属硅化物，其安置于所述栅极上；及栅极偏移间隔件，其安置于所述栅极的横向表面上；多个n沟道金属氧化物半导体NMOS栅极结构，其接近于彼此安置于所述半导体衬底上，所述NMOS栅极结构中的每一者包括：栅极电介质层，其安置于所述半导体衬底的顶部表面上；栅极，其安置于所述栅极电介质层上；金属硅化物，其安置于所述栅极上；及栅极偏移间隔件，其安置于所述栅极的横向表面上；倾斜触点蚀刻止挡层CESL间隔件，其安置于所述PMOS栅极结构的所述栅极偏移间隔件的横向表面上及所述NMOS栅极结构的所述栅极偏移间隔件的横向表面上，所述倾斜CESL间隔件具有为所述PMOS栅极结构及所述NMOS栅极结构的高度的1/4到3/4的高度；CESL，其安置于所述PMOS栅极结构及所述PMOS栅极结构的所述栅极偏移间隔件的所述横向表面上的所述倾斜CESL间隔件上方，所述CESL包括氮化硅，所述C...
【技术特征摘要】
【国外来华专利技术】2012.07.19 US 61/673,645;2013.05.31 US 13/906,5001.一种集成电路，其包括：
半导体衬底；
多个p沟道金属氧化物半导体PMOS栅极结构，其接近于彼此安置于所述半导体衬
底上，所述PMOS栅极结构中的每一者包括：
栅极电介质层，其安置于所述半导体衬底的顶部表面上；
栅极，其安置于所述栅极电介质层上；
金属硅化物，其安置于所述栅极上；及
栅极偏移间隔件，其安置于所述栅极的横向表面上；
多个n沟道金属氧化物半导体NMOS栅极结构，其接近于彼此安置于所述半导体衬
底上，所述NMOS栅极结构中的每一者包括：
栅极电介质层，其安置于所述半导体衬底的顶部表面上；
栅极，其安置于所述栅极电介质层上；
金属硅化物，其安置于所述栅极上；及
栅极偏移间隔件，其安置于所述栅极的横向表面上；
倾斜触点蚀刻止挡层CESL间隔件，其安置于所述PMOS栅极结构的所述栅极偏移
间隔件的横向表面上及所述NMOS栅极结构的所述栅极偏移间隔件的横向表面上，所述
倾斜CESL间隔件具有为所述PMOS栅极结构及所述NMOS栅极结构的高度的1/4到
3/4的高度；
CESL，其安置于所述PMOS栅极结构及所述PMOS栅极结构的所述栅极偏移间隔
件的所述横向表面上的所述倾斜CESL间隔件上方，所述CESL包括氮化硅，所述CESL
无在所述PMOS栅极结构之间的凹角表面轮廓；及
金属前电介质PMD层，其安置于所述CESL上方。
2.根据权利要求1所述的集成电路，其中所述倾斜CESL间隔件包括：二氧化硅
第一子层，其邻接所述PMOS栅极结构的所述栅极偏移间隔件及所述NMOS栅极结构
的所述栅极偏移间隔件；及氮化硅第二子层，其安置于所述第一子层上。
3.根据权利要求2所述的集成电路，其中所述第一子层具有3纳米到7纳米的厚
\t度；且所述第二子层具有12纳米到17纳米的厚度。
4.根据权利要求1所述的集成电路，其中所述倾斜CESL间隔件包括邻接所述PMOS
栅极结构的所述栅极偏移间隔件及所述NMOS栅极结构的所述栅极偏移间隔件的二氧
化硅同质层。
5.根据权利要求4所述的集成电路，其中所述二氧化硅同质层具有15纳米到25
纳米的厚度。
6.根据权利要求1所述的集成电路，其中所述倾斜CESL间隔件在所述倾斜CESL
间隔件的底部处具有5纳米到15纳米的宽度。
7.根据权利要求1所述的集成电路，其中所述倾斜CESL间隔件在所述倾斜CESL
间隔件的底部处具有5纳米到15纳米的宽度。
8.根据权利要求1所述的集成电路，其中所述CESL也安置于所述NMOS栅极结
构及所述NMOS栅极结构的所述栅极偏移间隔件的所述横向表面上的所述倾斜CESL间
隔件上方，所述CESL无在所述NMOS栅极结构之间的凹角表面轮廓。
9.根据权利要求1所述的集成电路，其中所述CESL为第一CESL，且所述第一
CESL不安置于所述NMOS栅极结构上方，且所述集成电路进一步包括安置于所述
NMOS栅极结构及所述NMOS栅极结构的所述栅极偏移间隔件的所述横向表面上的所
述倾斜CESL间隔件上方的第二CESL，所述第二CESL无在所述NMOS栅极结构之间
的凹角表面轮廓。
10.一种形成集成电路的方法，其包括：
提供半导体衬底；
形成接近于彼此安置的多个PMOS栅极结构；
形成接近于彼此安置的多个NMOS栅极结构；
在所述PMOS栅极结构的栅极偏移间隔件的横向表面上形成源极/漏极间隔件；
在所述NMOS栅极结构的栅极偏移间隔件的横向表面上形成...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。