液晶显示面板及其阵列基板制造技术

本发明专利技术提供一种液晶显示面板及其阵列基板。该阵列基板的每一像素单元的像素电极对应连接至少一条数据线，每一像素单元的像素电极包括呈矩阵分布的多个区域，数据线对应设置于相邻两排的区域之间。通过上述方式，本发明专利技术能够提高像素单元的穿透率和开口率。

【技术实现步骤摘要】
液晶显示面板及其阵列基板
本专利技术涉及液晶显示
，特别是涉及一种液晶显示面板及其阵列基板。
技术介绍
在VA(VerticalAlignment，垂直调整技术)型液晶显示面板的像素结构中，阵列基板上的数据线分布于相邻像素单元之间且与扫描线相垂直，彩色滤光片基板上设置有与数据线和扫描线相对应的用于防止漏光的黑矩阵。为解决黑矩阵导致的开口率减小的问题，业界普遍将每一像素单元的像素电极划分为多个区域。然而，由于多个区域之间对应的液晶分子受到的取向电场强度不同，导致液晶显示面板在显示时会不可避免的出现暗纹，从而降低像素单元的穿透率和开口率。
技术实现思路
有鉴于此，本专利技术实施例所要解决的技术问题是提供一种液晶显示面板及其阵列基板，以提高像素单元的穿透率和开口率。为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种阵列基板，包括多个像素单元，每一像素单元的像素电极对应连接至少一条数据线，每一像素单元的像素电极包括呈矩阵分布的多个区域，其中，数据线对应设置于相邻两排的区域之间。其中，每一像素单元的像素电极对应连接一条数据线，每一像素单元的像素电极包括第一区域、第二区域、第三区域和第四区域，第一区域与第二区域并排设置，第一区域与第四区域对角设置，第二区域与第三区域对角设置，数据线对应设置于第一区域与第二区域之间，以及第三区域和第四区域之间。其中，第一区域的电极图案与第四区域的电极图案的电极走向相同，第二区域的电极图案与第三区域的电极图案的电极走向相同。其中，第一区域的电极图案与第四区域的电极图案的电极走向呈第一方向，第二区域的电极图案与第三区域的电极图案的电极走向呈第二方向，且第一方向与第二方向相互垂直。其中，第一区域、第二区域、第三区域和第四区域的面积相等。其中，每一像素电极包括多个条状的间隙、多个条状的第一电极图案以及第二电极图案和第三电极图案，间隙与第一电极图案交错设置，第二电极图案环绕第一区域、第二区域、第三区域和第四区域设置，第三电极图案用于定义第一区域、第二区域、第三区域和第四区域。其中，每一像素单元的像素电极对应连接至少两条数据线，沿重力方向，像素电极的各区域的高度不相等，且沿垂直于数据线的延伸方向，像素电极的各区域的宽度相等。其中，在每一像素单元中，相邻两条数据线之间的距离不相同。其中，每一像素单元的像素电极对应连接一条扫描线。为解决上述技术问题，本专利技术采用的另一个技术方案是：提供一种液晶显示面板，该液晶显示面板包括液晶层、彩色滤光片基板以及上述阵列基板，彩色滤光片基板和阵列基板相对间隔设置，液晶层填充于彩色滤光片基板和阵列基板之间。通过上述技术方案，本专利技术实施例所产生的有益效果是：本专利技术实施例通过将数据线对应设置于每一像素单元的像素电极的多个区域之间，使得不透光的数据线与显示时对应出现于多个区域之间的暗纹相重叠，相当于减小了数据线对应的遮光面积，增加了数据线对应的透光区域，从而能够提高像素单元的穿透率和开口率。附图说明图1是本专利技术优选实施例的液晶显示面板的剖视图；图2是本专利技术液晶显示面板中第一实施例的像素结构的示意图；图3是图2所示液晶显示面板中一个像素单元的结构示意图；图4是本专利技术液晶显示面板中第二实施例的像素结构的一个像素单元的结构示意图；图5是本专利技术液晶显示面板中第三实施例的像素结构的一个像素单元的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，本专利技术以下所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。图1是本专利技术优选实施例的液晶显示面板的剖视图，图2是图1所示液晶显示面板的像素结构的示意图。请参阅图1和图2所示，液晶显示面板10包括第一基板11、第二基板12和夹设于两者之间的液晶层13，其中第一基板11和第二基板12相对间隔设置，第二基板12为CF(ColorFilter，彩色滤光片)彩膜基板，第一基板11为TFT(ThinFilmTransistor，薄膜晶体管)阵列基板，其包括透明基体以及设置于该透明基体上的各种配线和像素电极等。具体地，第一基板11包括多条数据线D1,D2,…，DN、沿垂直于数据线方向设置的多条扫描线G1,G2,…，GL、以及由多条扫描线G1,G2,…，GL和多条数据线D1,D2,…，DN定义的多个像素单元P1,P2,…，PX，每一像素单元对应连接一条扫描线和一条数据线。其中，多条扫描线G1,G2,…，GL连接于栅极驱动器21，多条数据线D1,D2,…，DN连接于源极驱动器22。栅极驱动器21用于为多个像素单元P1,P2,…，PX提供扫描电压，源极驱动器22用于为多个像素单元P1,P2,…，PX提供驱动电压。图3是图2所示液晶显示面板10中一个像素单元的结构示意图。请结合图3所示，液晶显示面板10的一个像素单元30的像素电极对应连接一条扫描线31和一条数据线32，像素单元30的像素电极包括多个条状的第一电极图案33、多个条状的(ITO)间隙34、第二电极图案35以及第三电极图案36，其中：第二电极图案35限定像素单元30的开口面积，两个条状的第三电极图案36垂直以呈十字形设置，将每一像素单元30的像素电极定义为第一区域O1、第二区域O2、第三区域O3和第四区域O4。条状的第二电极图案35环绕第一区域O1、第二区域O2、第三区域O3和第四区域O4，使像素单元30的像素电极整体呈矩形设置。位于左上方的第一区域O1与位于右上方的第二区域O2在同一水平方向上并排设置，位于右下方的第四区域O4与第一区域O1对角设置，位于左下方的第三区域O3与第二区域O2对角设置，且优选第一区域O1、第二区域O2、第三区域O3和第四区域O4的面积相等。进一步地，第一区域O1的第一电极图案33与第四区域O4的第一电极图案33的走向相同，例如为图3中所示的第一方向D1；第二区域O2的第一电极图案33与第三区域O3的第一电极图案33的走向相同，例如为图3中所示的第二方向D2，优选第一方向D1与第二方向D2相互垂直。在本实施例中，第一方向D1可以为与水平正方向呈45°夹角的方向，对应地第二方向D2可以为与水平正方向呈45°夹角的方向，其中水平正方向表示沿与扫描线31所在方向平行且从第一区域O1朝向第二区域O2或第三区域O3朝向第四区域O4的方向。在像素单元30中，数据线32对应设置于第一区域O1与第二区域O2之间，以及第三区域O3和第四区域O4之间，即与沿第二方向D2走向的第三电极图案36相对应，且绝缘设置于其下方。本实施例将数据线32对应设置于每一像素单元30的像素电极的多个区域之间，使得不透光的数据线32与显示时对应出现在多个区域(第一区域O1和第二区域O2以及第三区域O3和第四区域O4)之间的暗纹相重叠，相当于减小了数据线32对应的遮光面积，增加了数据线32对应的透光区域，从而能够提高像素单元30以及具有该像素单元30的液晶显示面板10的穿透率和开口率。基于上述首要专利技术目的，本专利技术的其它实施例可以设置液晶显示面板10的每一像素单元具有其他像素结构，例如：如图4所示，每一像素单元40的像素电极包本文档来自技高网...

【技术保护点】
一种阵列基板，所述阵列基板包括多个像素单元，其特征在于，每一所述像素单元的像素电极对应连接至少一条数据线，每一所述像素单元的像素电极包括呈矩阵分布的多个区域，其中，所述数据线对应设置于相邻两排的所述区域之间。

【技术特征摘要】
1.一种阵列基板，所述阵列基板包括多个像素单元，其特征在于，每一所述像素单元的像素电极对应连接一条数据线，每一所述像素单元的像素电极包括呈矩阵分布的多个区域，每一所述像素电极包括多个条状的间隙、多个条状的第一电极图案以及第二电极图案和第三电极图案，所述多个区域内均设置有所述间隙和所述第一电极图案，所述间隙与所述第一电极图案交错设置，所述第二电极图案环绕所述多个区域设置以限定所述像素单元的开口面积，垂直相交的所述第三电极图案用于定义所述多个区域，其中，所述数据线对应设置于相邻两排的所述区域之间，且绝缘设置于所述第三电极图案下方。2.根据权利要求1所述的阵列基板，其特征在于，每一所述像素单元的像素电极包括第一区域、第二区域、第三区域和第四区域，所述第一区域与所述第二区域并排设置，所述第一区域与所述第四区域对角设置，所述第二区域与所述第三区域对角设置，所述数据线对应设置于所述第一区域与所述第二区域之间，以及所述第三区域和所述第四区域之间。3.根据权利要求2所述的阵列基板，其特征在于，所述第一区域的电极图案与所述第四区域的电极图案的电极走向相同，所述第二区域的电极图案与所述第三区域的电...

【专利技术属性】
技术研发人员：陈政鸿，张天豪，郭晋波，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44