双沟槽-栅极绝缘栅双极晶体管结构制造技术

本发明专利技术提出了一种含有衬底的IGBT器件，其中衬底包括一个第一导电类型的半导体底层和一个第二导电类型的半导体底层，至少一个第一栅极形成在衬底上方的相应的第一沟槽中，至少一个第二栅极形成在衬底上方的第二沟槽中。栅极绝缘物形成在第一和第二沟槽的每个侧面，并用多晶硅填充第一和第二沟槽。第二沟槽垂直延伸到比至少一个第一沟槽更深的地方。IGBT器件还包括一个第二导电类型的本体区，在至少一个第一栅极和/或第二栅极之间，至少一个堆栈层在至少一个第一栅极的底部和半导体顶层的顶部之间。至少一个堆栈层包括一个第二导电类型的浮动本体区，在第一导电类型的浮动本体区上方。

【技术实现步骤摘要】
双沟槽-栅极绝缘栅双极晶体管结构
本专利技术主要涉及功率器件。确切地说，本专利技术是关于用于绝缘栅双极晶体管（IGBT）的器件结构及其制备方法。
技术介绍
绝缘栅双极晶体管（IGBT）是一种带有合成结构的半导体功率器件，合成结构中结合了金属-氧化物-半导体场效应晶体管（MOSFET）以及双极结型晶体管（BJT）。设计IGBT的性能特点，以获得高于MOSFET的电流密度，以及比BJT更快、更高效地开关性能以及更好地控制。另外，可以轻掺杂IGBT的漂流区，以提高闭锁性能。同时，由于轻掺杂漂流区承受了来自底部P集电极区的高级别载流子注入，形成传导模式，因此器件仍然可以具有良好的导电性。凭借轻松控制栅极电极、双极电流机制等MOSFET的性能以及开关时间较短、功率损耗较低等优点，IGBT可被广泛应用于高压和高功率应用。配置和制备IGBT器件的传统技术，由于存在各种取舍关系，在进一步提高性能方面仍然遇到许多困难和局限。在IGBT器件中，传导损耗和断开开关损耗Eoff之间存在取舍。在额定电流处，传导损耗取决于集电极到发射极的饱和电压Vce（SAT）。当器件打开时，较多的载流子注入提高了器件的导电性，从而降低了传导损耗。然而，由于断开时清除注入的载流子所耗散的能量，较多的载流子注入也会使断开开关损耗较高。饱和时（Vce（SAT））IGBT的集电极-发射极电压及其击穿电压（VBD）之间存在另一种取舍。增加顶部注入时，可以提高Vce（SAT），但是通常会降低击穿电压VBD。带有高密度深沟槽的IGBT器件能够克服这种取舍，但很难制备这种小间距、高纵横比沟槽的高密度器件。IGBT器件具有不同的结构，例如平面栅IGBT器件以及沟槽栅极类型的IGBT器件。图1A表示一种传统的平面栅IGBT剖面图。图1B表示具有沟槽栅极的另一种传统的IGBT器件剖面图。图1A和1B的两种结构包括一个设置在p-型阱区（20或120）上方的第二个栅极G2，以便在第一阱区（22或122）和漂流区（24或124）之间制备一个MOSFET通道。由于p-型阱区20（也与p-型阱区120类似）具有一个在主电流通路中的P区20a，区20b向上延伸到结构的表面18，使得制备过程比较复杂。另外，对于平面栅IGBT器件来说，第二个栅极G2浪费了有源器件区。
技术实现思路
本专利技术提供了关绝缘栅双极晶体管（IGBT）的器件结构，该器件结构击穿电压低，具有良好的饱和电流，可快速断开，并且断开损耗很低。为了达到上述目的，本专利技术通过以下技术方案实现：一种绝缘栅双极晶体管器件，其特点是，包括：衬底，其包括一个第一导电类型的半导体底层以及一个第二导电类型的半导体顶层；至少一个第一栅极，其设置在衬底上方的相应的第一沟槽中，所述的第一沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充；第二栅极，其设置在衬底上方的第二沟槽中，所述的第二沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充，所述的第二沟槽垂直延伸到比所述的第一沟槽更深的地方；第一导电类型的本体区，其设置在所述的第一栅极和/或第二栅极之间；以及至少一个堆栈层，其设置在所述的第一栅极的底部和半导体顶层的顶部之间，所述的堆栈层包括一个第二导电类型的浮动本体区，位于一个第一导电类型的浮动本体区上方，所述的堆栈层设置在第二沟槽底部和所述的第一沟槽底部之间。所述的堆栈层的底部在第二栅极的底部上方。所述的第一栅极垂直延伸到范围约为1至3微米的深度，间距为1至3微米。所述的第二栅极垂直延伸到比所述的第一栅极更深3至6微米的深度。所述的第一导电类型的浮动本体区在第二栅极的一个侧壁附近。所述的第一导电类型的本体区的掺杂浓度，低于第一导电类型的浮动本体区的掺杂浓度。所述的第一导电类型为P型，第二导电类型为N型。所述的第一导电类型为N型，第二导电类型为P型。所述的第二栅极的底部触及到半导体顶层中。所述的第一导电类型的本体区的掺杂浓度范围在5e17cm-3至5e19cm-3之间。至少一个所述的第一或第二导电类型的浮动本体区为P-型，掺杂浓度在1e16cm-3至5e17cm-3之间，低于本体区的掺杂浓度。至少一个所述的第一或第二导电类型的浮动本体区为N-型，掺杂浓度在3e16cm-3至1e18cm-3之间。当所述的IGBT器件接通和断开时，至少一个第一栅极控制。一种用于制备绝缘栅双极晶体管器件的方法，其特点是，该方法包括：制备衬底，其包括第一导电类型的半导体底层和第二导电类型的半导体顶层，半导体顶层位于半导体底层上方；在衬底中，为第一栅极制备至少一个第一沟槽，为第二栅极制备至少一个第二沟槽，其中至少一个第一沟槽和第二沟槽中的每个沟槽都带有栅极绝缘物，并用多晶硅填充，第二沟槽垂直延伸到比至少一个第一沟槽更深的地方；在半导体顶层上方，制备至少一个堆栈层，至少一个堆栈层包括一个第二导电类型的浮动本体层，在第一导电类型的浮动本体层上方；并且在至少一个堆栈层上方，制备一个第一导电类型的本体区，其中至少一个堆栈层位于栅极沟槽底部和至少一个第一沟槽底部之间的深处。附图说明图1A和1B表示传统的IGBT器件的两个不同结构的剖面图。图2表示依据本专利技术的一个方面，一种IGBT器件的剖面图。图3表示当器件打开时，本专利技术所述的IGBT器件的电压图。图4A-4C表示依据本专利技术的实施例，制备IGBT器件工艺的剖面图。图5表示依据本专利技术的一个方面，一种可选IGBT器件的剖面图。具体实施方式尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本专利技术的范围。因此，提出以下本专利技术的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在以下详细说明中，参照附图，表示本专利技术可以实施的典型实施例。就这一点而言，根据图中所示方向，使用“顶部”、“底部”、“正面”、“背面”、“向前”、“向后”等方向术语。由于本专利技术实施例的零部件，可以位于各种不同方向上，因此所用的方向术语仅用于解释说明，不用于局限。应明确，无需偏离本专利技术的范围，就能实现其他实施例，做出结构或逻辑上的变化。因此，以下详细说明不用于局限，本专利技术的范围应由所附的权利要求书限定。另外，本文中的浓度、数量以及其他数据都在范围格式中表示。要理解的是，此范围格式的目的仅仅为了方便简洁，应灵活理解为不仅包括明确列出的范围极限值，而且还包括所有的独立数值或范围内所包含的子范围，也就是说每个数值和子范围都明确列出。例如，1nm左右至200nm左右的厚度范围，应认为不仅包括1nm左右和200nm左右明确列出的极限值，还包括单独的数值，包括但不限于2nm、3nm、4nm以及子范围，例如10nm至50nm、20nm至100nm等都在所指的范围内。在下文中，第一导电类型特点为P，第二导电类型特点为N。使用相同的工艺，相反的导电类型，可以制备出类似的器件。依据本专利技术的一个方面，IGBT器件包括一个衬底，衬底含有第一导电类型的半导体底层以及第二导电类型的半导体顶层；至少一个第一栅极形成在衬底上方的相应的第一沟槽中，其中第一沟槽带有一个栅极绝缘物，在第一沟槽的每个侧边上，并用多晶硅填充；第二栅极形成在衬底上方的第二沟槽中，其中第二沟槽带有一个栅极绝缘物，在第一沟槽的每个侧边上，并用多晶本文档来自技高网...

【技术保护点】
一种绝缘栅双极晶体管器件，其特征在于，包括：衬底，其包括一个第一导电类型的半导体底层以及一个第二导电类型的半导体顶层；至少一个第一栅极，其设置在衬底上方的相应的第一沟槽中，所述的第一沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充；第二栅极，其设置在衬底上方的第二沟槽中，所述的第二沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充，所述的第二沟槽垂直延伸到比所述的第一沟槽更深的地方；第一导电类型的本体区，其设置在所述的第一栅极和/或第二栅极之间；以及至少一个堆栈层，其设置在所述的第一栅极的底部和半导体顶层的顶部之间，所述的堆栈层包括一个第二导电类型的浮动本体区，位于一个第一导电类型的浮动本体区上方，所述的堆栈层设置在第二沟槽底部和所述的第一沟槽底部之间。

【技术特征摘要】
2013.07.31 US 13/956,1341.一种绝缘栅双极晶体管器件，其特征在于，包括：衬底，其包括一个第一导电类型的半导体底层以及一个第二导电类型的半导体顶层；至少一个第一栅极，其设置在衬底上方的相应的第一沟槽中，所述的第一沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充；第二栅极，其设置在衬底上方的第二沟槽中，所述的第二沟槽在沟槽的每个侧面带有一个栅极绝缘物，并用多晶硅填充，所述的第二沟槽垂直延伸到比所述的第一沟槽更深的地方；第一导电类型的本体区，其设置在所述的第一栅极和/或第二栅极之间；以及至少一个堆栈层，其设置在所述的第一栅极的底部和半导体顶层的顶部之间，所述的堆栈层包括一个第二导电类型的浮动本体区，所述的一个第二导电类型的浮动本体区位于一个第一导电类型的浮动本体区上方，所述的堆栈层设置在第二沟槽底部和所述的第一沟槽底部之间。2.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述的堆栈层的底部在第二栅极的底部上方。3.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述的第一栅极垂直延伸到范围为1至3微米的深度，间距为1至3微米。4.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述的第二栅极垂直延伸到比所述的第一栅极更深3至6微米的深度。5.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述的第一导电类型的浮动本体区在第二栅极的一个侧壁附近。6.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述的第一导电类型的本体区的掺杂浓度，低于第一导电类型的浮动本体区的掺杂浓度。7.如权利要求1所述的绝缘栅双极晶体管器件，其特征在于，所述...

【专利技术属性】
技术研发人员：胡军，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US