具有掩埋栅极电极和栅极接触的半导体器件制造技术

一种半导体器件，包括：栅极电极，掩埋在半导体部分中。栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。至少一个第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。

【技术实现步骤摘要】
具有掩埋栅极电极和栅极接触的半导体器件
本公开涉及半导体技术，更具体而言，涉及具有掩埋栅极电极和栅极接触的半导体器件。
技术介绍
典型的功率半导体切换器件被设计用于低面积特定通态电阻Rdsm*A。另一质量测量是通过通态电阻Rdsm和栅极电荷的乘积给定的F0M(品质因数)，当减小通态电阻Rdsm时该FOM理想地不降低。另一设计约束是通过通态电阻和输出电荷的乘积给定的理想地尽可能低的FOMtjsstl 具有垂直沟道的功率半导体器件通常包括掩埋在FET单元的有源晶体管区域之间的半导体部分中的、规律布置的电极结构，具有垂直沟道的功率半导体器件例如是沟槽型MOSFET (金属氧化物半导体场效应晶体管)。每个掩埋电极结构可以包括栅极和场电极，其中场电极在半导体部分中掩埋得比栅极电极深。在反向阻挡模式中，场电极在横向方向上耗尽有源晶体管区域，使得在不经受反向阻挡能力损耗的情况下，可以增加有源晶体管区域中的杂质浓度，因而降低通态电阻Rdsm。期望提供可以以成本有效方式提供的、具有掩埋栅极电极和可靠栅极接触的半导体器件。
技术实现思路
一个实施例涉及具有掩埋在半导体部分中的栅极电极的半导体器件。栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。至少一个第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。 另一实施例涉及一种制造半导体器件的方法。在半导体衬底中提供掩埋电极结构。掩埋电极结构包括栅极电极，该栅极电极具有第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上。提供一个或多个第一栅极接触，其中第一栅极接触从由所述主表面限定的主侧延伸到所述第一栅极部分中。 通过阅读下列详细描述以及查看附图，本领域技术人员将认识到附加特征和优势。 【附图说明】 包括附图以提供对本专利技术的进一步理解，将附图结合在本说明书中并且附图构成本说明书的一部分。附图图示本专利技术的实施例并且与描述一起用于说明本专利技术的原理。本专利技术的其它实施例和期望优势将容易被认识到，因为通过参照下列的详细描述变得更好理解它们。 图1A是根据一个实施例的半导体器件的一部分的示意性截面图，在与栅极连接区域中的掩埋电极结构的纵向中心轴正交的同一截面平面中提供双栅极接触。 图1B是在与单元区域中的截面平面平行的平面中图1A的半导体器件的示意性截面图。 图2A是根据一个实施例的来自单元区域和栅极连接区域中的两个平行截面平面的IGFET(绝缘栅场效应晶体管)的组合示意性截面图，该实施例提供具有薄中心部分的栅极电极的双栅极接触。 图2B是根据一个实施例的来自单元区域和栅极连接区域中的两个平行截面平面的IGBT(绝缘栅双极晶体管)的组合示意性截面图，该实施例提供具有薄中心部分的栅极电极的双栅极接触。 图3A是根据提供交错栅极接触的实施例的半导体器件的栅极连接部分的示意性平面图。 图3B是图3A的半导体器件的沿着线B-B的示意性截面图。 图3C是图3A的半导体器件的沿着线C-C的示意性截面图。 图4是根据另一实施例的制造半导体器件的方法的简化流程图。 【具体实施方式】 在下面的详细描述中，参照附图，附图形成详细描述的一部分并且详细描述通过图示的方式示出其中可以实施本专利技术的特定实施例。将理解到的是，在不脱离本专利技术范围的情况下，可以利用其它实施例并且可以进行结构或逻辑上的改变。例如，一个实施例所图示或描述的特征可以用在其它实施例上或结合其它实施例使用，以产生另一实施例。旨在于本专利技术包括这样的修改和变型。使用不应认为限制所附权利要求范围的特定语言描述示例。附图不按比例绘制并且仅用于图示目的。为清晰起见，如果没有另外陈述，则在不同附图中相同的元件由对应的参考标号标示。 术语“具有”、“含有”、“包含”、“包括”等是开放式的，并且这些术语指示所述结构、元件或特征的存在，但不排除附加元件或特征。除非上下文另外清晰指出，否则冠词“一个”、“一”和“该”旨在于包括复数以及单数。 术语“电连接”描述电连接元件之间的持久低欧姆连接，例如，所关注的元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合元件之间提供适于信号传输的一个或多个中间元件，例如可控制成在第一状态中暂时提供低欧姆连接并且在第二状态中暂时提供高欧姆电解耦合的元件。 附图通过在掺杂类型“η”或“p”附近指示或“ + ”图示了相关掺杂浓度。例如，“η-”是指低于“η”掺杂区域的掺杂浓度的掺杂浓度，而“η+”掺杂区域具有比“η”掺杂区域更高的掺杂浓度。同一相关掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区域可以具有相同或不同的绝对掺杂浓度。 图1A和图1B涉及其中每个栅极电极具有两个栅极接触301和302的半导体器件500。半导体器件500包括单晶半导体材料的半导体部分100，作为示例，该单晶半导体材料可以是硅S1、锗Ge、锗硅晶体SiGe、氮化镓GaN或砷化镓GaAs。半导体部分具有平坦主表面101和与主表面101平行的平坦后侧表面102。与主表面101的法线限定垂直方向并且与该垂直方向正交的方向是横向方向。 掩埋电极结构190从由主表面101跨越的平面延伸到半导体部分100中。在掩埋电极结构190之间的半导体部分100的一些分区形成半导体台面195。掩埋电极结构190可以形成近似均匀宽度和深度的规律布置的平行条带的图案。作为示例，掩埋电极结构190在主表面101处的宽度wl的范围可以从数百nm到2.5 μ m，例如从500nm到2.5 μ m。根据一些实施例，宽度wl可以约为950nm、l.2 μ m或1.45 μ m。掩埋电极结构190的深度可以达至IJ若干微米。掩埋电极结构190的中心到中心距离(间距)的范围可以从500nm到5.0μπι。掩埋电极结构190可以具有近似垂直的侧壁。根据图示的实施例，掩埋电极结构190的侧壁随着与主表面101增加的距离而锥形化。 掩埋电极结构190中的每一个包括栅极电极150,栅极电极150掩埋在主表面101下方的半导体部分100中。朝向主表面101的栅极电极150的顶表面可以向内弯曲或是凹形的。栅极电极150在顶表面处可以具有U形剖面。例如，与半导体台面195的材料或覆盖半导体台面195的氧化层相比，以更高速率去除沉积的栅极材料的CMP(化学机械抛光)可以使栅极电极150的顶表面成碟状。 栅极电介质205将栅极电极150与半导体台面195绝缘。掩埋电极结构190也可以包括场电极160，其中与栅极电极150相比，场电极160更靠近后侧部分100。第一场电介质161将场电极160与半导体部分100绝缘,第二场电介质162将场电极160与栅极电极150介电绝缘。 栅极电极150中的一些或全部可以电耦合或电连接到半导体器件500的栅极端子或者电耦合或电连接到集成在半导体器件500中的栅极驱动电路的输出。通过施加预定电位可以使栅极电极150中的一些本文档来自技高网...

【技术保护点】
一种半导体器件，包括：栅极电极，掩埋在半导体部分中，所述栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上；以及至少一个第一栅极接触，从由所述主表面限定的主侧延伸到所述第一栅极部分中。

【技术特征摘要】
2013.07.15 US 13/942,0071.一种半导体器件，包括: 栅极电极，掩埋在半导体部分中，所述栅极电极包括第一栅极部分和第二栅极部分，所述第一栅极部分在与所述半导体部分的主表面平行的纵向中心轴的第一侧上，所述第二栅极部分在所述纵向中心轴的相对的第二侧上；以及 至少一个第一栅极接触，从由所述主表面限定的主侧延伸到所述第一栅极部分中。2.根据权利要求1所述的半导体器件，包括: 至少一个第二栅极接触，从所述主侧延伸到所述第二部分中。3.根据权利要求2所述的半导体器件，包括: 栅极布线，在所述主侧处电连接到所述第一栅极接触和所述第二栅极接触。4.根据权利要求3所述的半导体器件，包括: 电介质结构，在所述栅极布线与所述栅极电极之间。5.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触沿着与所述主表面平行且与所述纵向中心轴正交的横向轴布置。6.根据权利要求1所述的半导体器件，其中 所述栅极电极包括第三栅极部分，所述第三栅极部分在结构上连接所述第一栅极部分和所述第二栅极部分并且具有比所述第一栅极部分和所述第二栅极部分的垂直扩展更小的、与所述主表面垂直的垂直扩展。7.根据权利要求1所述的半导体器件，包括: 场电极，与所述栅极电极介电绝缘并被布置在栅极电极的、在所述栅极电极和所述半导体部分的后侧表面之间的横向截面区域的垂直投影中，所述后侧表面和所述主表面彼此平行。8.根据权利要求2所述的半导体器件，其中 所述第一栅极接触和所述第二栅极接触具有相同的横向截面形状和相同的垂直扩展。9.根据权利要求1所述的半导体器件，其中 所述栅极电极150的朝向所述主表面的顶表面是凹形的。10.根据权利要求2所述的半导体器件，包括: 半导体台面中的与掩埋的所述栅极电极邻接的有源晶体管区域，其中栅极电介质将所述栅极电极与所述半导体台面介电绝缘，并且 所述第一接触结构和所述第二接触结构距所述栅极电介质的...

【专利技术属性】
技术研发人员：R·西明耶科，M·胡茨勒，O·布兰科，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT