差错恢复封装组件制造技术

本发明专利技术涉及差错恢复封装组件。封装组件可以包括插入件和安装在插入件上的集成电路芯片。芯片的至少一个可以是抗辐射集成电路芯片，而其余芯片可以是非抗辐射芯片。如果期望，插入件可以是抗辐射插入件，而集成电路芯片可以是非抗辐射芯片。抗辐射芯片或抗辐射插入件可以包括用于对封装组件的非抗辐射电路系统进行测试的监测电路系统。测试结果可以存储在监测电路系统上的数据库或者被发送到外部装置，如服务器。监测电路系统可用于重新配置故障电路或可以控制插入件中的多路复用电路系统以在功能上替换故障电路。如果期望，监测电路系统可以基于测试结果调节非抗辐射电路的功耗。

【技术实现步骤摘要】
差错恢复封装组件相关申请的交叉引用本申请要求2013年7月26日提交的美国专利申请No.13/952,398的优先权，其全部内容通过引用合并于此。
技术介绍
可编程集成电路是能够由用户配置以实现定制逻辑功能的一种集成电路类型。通常情形下，逻辑设计者使用计算机辅助设计(CAD)工具设计定制逻辑电路。当设计过程完成时，CAD工具生成配置数据。配置数据加载到可编程集成电路中以配置该装置，从而执行期望的逻辑功能。集成电路(诸如可编程集成电路和专用集成电路)会存在临时错误，诸如由环境辐射造成的错误。例如，冲击集成电路上的电路系统的在环境中的带电粒子能够引起电路系统的临时故障(例如，翻转存储位、信号路径错误等)。这种临时错误有时称为软错误或单事件翻转(SEU，single-eventupset)。对于可编程集成电路而言，软错误特别具有破坏性。例如，加载到可编程集成电路中的配置数据会被软错误损坏。在称为老化的过程中，电路系统(诸如晶体管)常常随着时间而性能和可靠性退化。随着时间的退化可以由于被长时间段保持通态的晶体管的压力或者晶体管切换到的频率导致(例如)。用于改进集成电路芯片的对软错误的抗性(resiliency，抗性/恢复)的技术包括对芯片进行物理硬化(例如，通过使用抗辐射制造或加工工艺)以及芯片的逻辑硬化(例如，通过引入冗余和错误纠正)。然而，抗辐射对每个抗辐射芯片带来较大成本。例如，将辐射抗性提高到两倍会带来芯片面积成本增加百分之五或者更多。作为另一个示例，辐射抗性提高到十倍会增加每个装置成本百分之三十到四十。通过周期性测试和修复可编程集成电路的配置数据也可以提高抗性。随着向较小工艺尺寸的继续发展，集成电路容量继续增大(例如，每个装置中的晶体管和其它电路元件的数量增大)。随着集成电路容量增大，由于软错误引起的装置故障的概率增加。然而，将装置的抗性提高到满意级别会带来不可接受的成本量。因此期望提供具有改进的辐射抗性的电子装置。
技术实现思路
封装组件可以包括插入件和插入件上的至少第一电路和第二电路。第一电路可以是安装在插入件上的非抗辐射集成电路芯片。如果期望，附加集成电路芯片可以安装在插入件上。第一电路和第二电路可以由可靠性度量(诸如，时间上的故障(FIT))来表征。第二电路可以由小于所述第一电路的可靠性度量值的可靠性度量值表征，以使第二电路比第一电路更可靠。第二电路可以是抗辐射电路，诸如安装在插入件上的抗辐射集成电路芯片，或者在插入件内的抗辐射电路系统。抗辐射电路在物理和/或逻辑上被配置以提供对由于离子辐射(例如，中子粒子、阿尔法粒子等)引起的瞬时错误的增加的抗性。抗辐射电路在此有时可以称为单事件翻转(SEU)抗性，因为抗辐射电路对单事件翻转错误具有抗性。第一电路和第二电路可以是可编程集成电路或者专用集成电路。封装组件的抗辐射第二电路可以包括监测电路系统，其通过插入件上的路径电耦合到所述第一电路。监测电路系统可以进行测试以监测封装组件的非抗辐射电路(诸如第一电路)的性能和/或温度。测试结果可以存储在监测电路系统的数据库中或者被发送到诸如网络服务器的外部装置。在第一电路是可编程电路的情形下，监测电路系统可以利用测试配置(诸如环形振荡器测试配置或者启动和捕捉测试配置)来配置第一电路并使用测试配置测试第一电路。响应于确定第一电路测试失败，监测电路系统可以使用利用与第一电路的先前配置不同的第一电路的可编程部分的代替配置对第一电路编程。插入件可以是包括有源电路系统的有源插入件。有源插入件可以包括第一迹线缓冲区和第二迹线缓冲区，其分别存储来自第一电路和监测电路系统的输出信号。在测试操作期间，可以使用第一电路的配置对监测电路系统编程。例如，监测电路系统可以包括控制部分，其使用第一电路的配置来配置监测电路系统的可编程部分。随后可以使用迹线缓冲区存储由监测电路系统和第一电路产生的数据。迹线缓冲区中存储的数据可以由监测电路系统比较以确定第一电路是否故障。响应于确定第一电路测试失败，监测电路系统可以配置有源插入件上的输入和输出多路复用电路系统以使用监测电路系统在功能上替换第一电路。根据下列附图和以下详细描述，本专利技术的其它特征、本质和各种优点将变得更明显。附图说明图1是根据本专利技术的一个实施方式的示例性可编程集成电路的示意图。图2是根据本专利技术的一个实施方式的包括安装在插入件上的非抗辐射和抗辐射集成电路芯片的封装组件的透视图。图3是根据本专利技术的一个实施方式的包括安装在插入件上的非抗辐射和抗辐射集成电路芯片的封装组件的截面侧视图。图4是根据本专利技术的一个实施方式的包括安装在具有抗辐射电路系统的插入件上的集成电路芯片的封装组件的截面侧视图。图5是根据本专利技术的一个实施方式的包括数据处理和控制电路的示例性封装组件的示意图。图6是根据本专利技术的一个实施方式的包括抗辐射监测电路系统的示例性封装组件的示意图。图7是根据本专利技术的一个实施方式的包括被形成为插入件的部分的抗辐射监测电路系统的示例性封装组件的示意图。图8是根据本专利技术的一个实施方式的可以由抗辐射监测电路系统执行以测试其它电路系统的示例性步骤的流程图。图9是根据本专利技术的一个实施方式的具有第一配置的示例性可编程集成电路的示意图。图10是根据本专利技术的一个实施方式的具有利用与图9的第一配置不同的逻辑区域的第二配置的示例性可编程集成电路的示意图。图11是根据本专利技术的一个实施方式的包括可用于测试可编程集成电路的性能的环形振荡器的示例性测试配置的示意图，图12是根据本专利技术的一个实施方式的可用于测试可编程集成电路的性能的示例性启动和捕捉测试配置的示意图。图13是根据本专利技术的一个实施方式的包括插入件上的迹线缓冲区的示例性封装组件示意图。图14是根据本专利技术的一个实施方式的可以由监测电路系统执行以使用插入件上的迹线缓冲区测试电路系统的示例性步骤的流程图。图15是根据本专利技术的一个实施方式的具有插入件的示例性封装组件示意图，其中插入件具有可用于使用监测电路系统在功能上代替所选电路系统的多路复用电路。图16是根据本专利技术的一个实施方式的可以由封装组件的抗辐射电路系统执行以基于监测到的性能和温度调节所选电路系统的功耗的示例性步骤的流程图。具体实施方式本专利技术的实施方式涉及电路系统对软错误(诸如由辐射造成的错误)以及对压力相关的故障的抗性。电路系统可以包括可编程集成电路、专用集成电路或者其它类型的集成电路。图1示出示例性可编程集成电路装置示意图。如图1所示，装置10可以具有用于经由输入-输出引脚14将信号驱动离开装置10和用于从其它装置接收信号的输入-输出(I/O)电路系统12。互连资源16(诸如全局或者局部垂直和水平导线和总线)可用于路由装置10上的信号。互连资源16包括固定互连件(导线)和可编程互连件(即，各个固定互连件之间的可编程连接)。互连资源16有时在此可以称为互连件(例如，由固定互连件和可编程互连件的组合形成的互连件)。互连件16可用于互连诸如可编程逻辑区域18的可编程逻辑区域。可编程逻辑区域18可以有时称为逻辑阵列块或者可编程电路区域。如果期望，可编程逻辑区域18可以包含更小的逻辑区域组。这些更小的逻辑区域(有时可以称为逻辑元件或者适应性逻辑模块)可以使用局部互连资源互连。可编程逻辑区域18可以包括组合和时序逻辑本文档来自技高网...

【技术保护点】
一种电路系统，包括：插入件；所述插入件上的第一电路，其由第一可靠性度量值表征；和所述插入件上的第二电路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征。

【技术特征摘要】
2013.07.26 US 13/952,3981.一种电路系统，包括：插入件；所述插入件上的第一电路，其由第一可靠性度量值表征；和所述插入件上的第二电路，其由不同于所述第一可靠性度量值的第二可靠性度量值表征，其中所述第二电路包括监测电路系统，其监测所述第一电路的性能，其中，所述第一可靠性度量值包括第一时间上的故障值，并且其中所述第二可靠性度量值包括第二时间上的故障值。2.根据权利要求1所述的电路系统，其中，所述第二电路的所述第二时间上的故障值小于所述第一电路的所述第一时间上的故障值。3.根据权利要求2所述的电路系统，其中，所述第二电路包括抗辐射电路，以及其中所述抗辐射电路包括监测电路系统，其通过所述插入件电耦合到所述第一电路。4.根据权利要求3所述的电路系统，其中，所述第一电路包括安装到所述插入件的第一集成电路芯片，并且其中所述抗辐射电路包括安装到所述插入件的第二集成电路芯片。5.根据权利要求4所述的电路系统，其中，所述插入件包括：插入件基底；所述插入件基底上的导电路径，其传送用于所述第一集成电路芯片和所述监测电路系统的信号；和所述插入件基底上的迹线缓冲区电路系统，其耦合到所述导电路径，其中所述迹线缓冲区电路系统存储所传送的信号。6.根据权利要求3所述的电路系统，其中，所述插入件包括有源插入件并且其中所述抗辐射电路形成所述有源插入件的部分。7.一种封装组件，包括：插入件；安装在所述插入件上的第一集成电路和第二集成电路，其中所述第二集成电路包括监测电路系统，其监测所述第一集成电路的性能，其中所述第一集成电路和所述第二集成电路分别由第一可靠性度量值和第二可靠性度量值表征，其中，所述第一可靠性度量值包括第一时间上的故障值，并且其中所述第二可靠性度量值包括第二时间上的故障值。8.根据权利要求7所述的封装组件，进一步包括至少一个非抗辐射集成电路，所述至少一个非抗辐射集成电路包括所述第一集成电路，并且其中所述第二集成电路包括抗辐射集成电路。9.根据权利要求8所述的封装组件，其中，抗辐射集成电路包括所述监测电路系统并且其中所述至少一个非抗辐射集成电路包括通过所述插入件上的导电路径耦合到所述监测电路系统的多个非抗辐射集成电路芯片。10.根据权利要求8所述的封装组件，其中所述电路系统包括使用网络协议接收和发送网络数据包的网络切换电路系统，其中所述非抗辐射集成电路包括数据处理电路，以及其中所述抗辐射集成电路包括控制所述数据处理电路的控制电路系统。11.根据权利要求8所述的封装组件，其中所述插入件包括：输入多...

【专利技术属性】
技术研发人员：M·D·赫顿，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US