具有混合沟道材料的场效应晶体管制造技术

本发明专利技术提供了在相同的CMOS电路中使用不同沟道材料的技术。在一个方面，制造CMOS电路的方法包括以下步骤。提供具有在绝缘体上的第一半导体层的晶片。STI被用于将第一半导体层划分为第一有源区和第二有源区域。凹陷在所述第一有源区中的第一半导体层。在所述第一半导体层上外延生长第二半导体层，其中所述第二半导体层包括具有至少一种Ⅲ族元素和至少一种Ⅴ族元素的材料。使用所述第二半导体层作为用于n-FET的沟道材料在所述第一有源区中形成所述n-FET。使用所述第一半导体层作为p-FET的沟道材料在所述第二有源区中形成所述p-FET。

【技术实现步骤摘要】
【国外来华专利技术】具有混合沟道材料的场效应晶体管
本专利技术涉及一种互补金属氧化物半导体(CMOS)电路，以及更特别地，涉及在相同的CMOS电路内采用不同沟道材料的技术。
技术介绍
由于其良好的电子输运性质，III-V材料(即，包括至少一种III族元素和至少一种V族元素的材料)已经被提出作为未来几代互补金属氧化物半导体(CMOS)电路。然而，在场效应晶体管中怎么使用III-V材料仍然有些挑战。例如，具有III-V材料的p沟道FET没有良好的界面质量，没有好的空穴迁移率。这些缺陷目前为止阻碍了III-V材料在CMOS电路的广泛应用。因此，允许将没有上述缺点的允许III-V材料集成在CMOS电路中的技术是希望的。
技术实现思路
本专利技术提供了一种可以在相同的互补金属氧化物半导体(CMOS)电路中使用不同沟道材料的技术。在本专利技术的一个方面，提供了一种制造CMOS电路的方法。该方法包括以下步骤。提供具有在绝缘体上的第一半导体层的晶片。浅沟槽隔离被用来将第一半导体层划分为至少两个部分，该至少两个部分中的一个作为电路的第一有源区，该至少两个部分中的另一个作为电路的第二有源区域。凹陷在所述第一有源区中的第一半导体层。在所述第一有源区中已经被凹陷的所述第一半导体层上外延生长第二半导体层，其中所述第二半导体层包括具有至少一种Ⅲ族元素和至少一种Ⅴ族元素的材料。使用所述第二半导体层作为用于n-沟道场效应晶体管(n-FET)的沟道材料在所述第一有源区中形成所述n-FET。使用所述第一半导体层作为用于p沟道场效应晶体管(p-FET)的沟道材料在所述第二有源区中形成所述p-FET。在本专利技术的另一方面，提供了一种CMOS电路。所述CMOS电路包括具有在绝缘体上的第一半导体层的晶片，其中，所述第一半导体层被划分为至少两个部分，所述至少两个部分中的一个作为所述电路的第一有源区以及所述至少两个部分中的另一个作为所述电路的第二有源区域，并且其中与所述第二有源区相比，所述第一有源区中的所述第一半导体层被凹陷；在所述第一有源区中的所述第一半导体层上的第二半导体层，所述第二半导体层包括具有至少一种III族元素和至少一种Ⅴ族元素的外延材料；形成在所述第一有源区中的n-FET，其中所述第二半导体层作为所述n-FET的沟道；以及形成在所述第二有源区中的p-FET，其中所述第一半导体层作为所述p-FET的沟道。通过参考下面的详细说明和附图将更能完全的理解进一步的特征和本专利技术的优点。附图说明图1是根据本专利技术的实施例的示例了用于制造互补金属氧化物半导体(CMOS)电路的起始结构，即具有在绝缘体上的第一半导体层的晶片，的横截面图；图2是根据本专利技术的实施例的示例了在晶片中已形成的两个有源区(有源区域I和有源区域II)的横截面图；图3是根据本专利技术的实施例的示例了在有源区域中的已凹陷的第一半导体层的横截面图；图4是根据本专利技术的实施例的示例了在凹陷的第一半导体层之上在有源区内已外延生长的含有III-V材料的第二半导体层的横截面图，其中第二半导体层将作为在有源区域I中的沟道材料以及第一半导体层将作为在有源区域II中的沟道材料；图5是根据本专利技术的实施例的示例了在第一和第二半导体之上已形成的栅极电介质、在栅极电介质上已形成的栅极和在栅极的相对侧上已形成的隔离物的横截面图；图6是根据本专利技术的实施例的示例了已形成在有源区域I和有源区域II中的每一个中的源极/漏极扩展区的截面图；图7是根据本专利技术的实施例的示例了已被扩展以形成源极和漏极区的源极/漏极扩展区的横截面图；图8是根据本专利技术的实施例的示例了已形成到源极和漏极区的导电接触的剖面图。具体实施方式本文提供的是在单一互补金属氧化物半导体(CMOS)电路中集成不同的沟道的材料的技术。用这样的混合设计，诸如III-V材料的沟道材料可以被采用，例如，作为n沟道场效应晶体管(nFET)沟道材料，从而利用这些材料的有益的特性(例如电子输运特性)。然而，在本配置中，不同的沟道材料，例如锗(Ge)，可用于电路中的p沟道FET(pFET)，从而同时避免了与III-V材料和pFET相关联的上述界面质量和空穴迁移率的问题。以该这种方式，两个FET可以体验高沟道载体迁移率的优点。图1-8是示出用于制造采用混合沟道材料设计的CMOS电路的示例性方法。图1是示例用于制造过程的起始结构，即具有在绝缘体102b上的半导体层102a的晶片102(即，晶片102是绝缘体上半导体(SOI)晶片)的横截面图。在一般情况下，绝缘体上半导体硅片包括由掩埋氧化物或BOX从衬底分离的半导体材料。为便于描绘，衬底未在本图中示出。根据示例性实施例中，半导体层102a从锗(Ge)形成，即，晶片102是绝缘体上锗晶片，以及绝缘体102b，例如BOX，是氧化物，如氧化锗。例如与硅(Si)相比，Ge提供了有利的迁移率特性，但如果需要的话，可替代地使用除Ge之外的诸如硅或硅锗(SiGe)的半导体材料。根据示例性实施例中，该半导体层102A的厚度为约20纳米(nm)至约50纳米。几个不同的绝缘体上半导体晶片配置(例如，绝缘体上锗晶片)是市售的。在这种情况下，需要减薄半导体层，以实现对半导体层102a的希望厚度。仅通过示例的方式，蚀刻工艺，如化学机械抛光(CMP)或之后是氧化物剥离的氧化，如本领域已知的，也可以被采用以实现半导体层的希望厚度。接着，如图2所示，使用用于将半导体层102a划分成至少两个部分的标准浅沟槽隔离(STI)技术，在半导体层102a中形成至少两个有源区。该部分中的第一个，即“第一部分”，对应于有源区中的第一个，即“第一有源区”，以及该部分中的第二个对应于“第二部分”即“第二有源区”。在一般情况下，STI工艺包括通过使用例如反应离子蚀刻(RIE)工艺蚀刻一个或多个沟槽穿过半导体材料层(即穿过半导体层102a)，使得该沟槽到达绝缘体(即，绝缘体102b)。沟槽，然后被填充介电材料，例如氧化物。任何过量的介电材料可使用湿式蚀刻技术去除。在这种情况下，电介质材料(标记为“STI介电填充”)隔离晶片中的第一有源区与第二有源区。在图2所示的例子中，两个有源区域(标记为“有源区I”和“有源区II”)已被限定。然而，这种特定的配置被示出仅用于说明目的，但应该理解的是，根据本技术，可形成比所示出的更多的有源区域，其中有源区的数量可取决于被制造的电路的特定要求而变化。根据本专利技术的示例性实施例中，n-FET将被形成在有源区域中的一个中以及和p-FET将被形成在另一有源区中。任意地，在附图和下面的描述中，n-FET将被形成在有源区域I中和p-FET将被形成在有源区域II中。但是，这是只是一个任意指定，FET可以形成在任一区域中。通常，FET包括通过沟道互连的源极区和漏极区。在沟道之上的栅极通过沟道调节电子流。栅极通常通过栅极电介质与沟道分离。合适的栅/栅电介质材料将在下面进行详细说明。然后凹陷在有源区I中的半导体层102a。参见图3，如以上所强调的，n-FET将被形成在有源区I中。根据本专利技术的示例性实施例中，使用蚀刻工艺，例如化学机械抛光，凹陷在有源区中的半导体层102a。该蚀刻可基于该凹陷的半导体层102a的期望的结束厚度而终止。例如，本领域中已知的硬掩模(未示出)可被沉积在两个有源区中半导体层102a上。本文档来自技高网...

【技术保护点】
一种用于制造互补金属氧化物半导体(CMOS)电路的方法，其包括以下步骤：提供具有在绝缘体上的第一半导体层的晶片；使用浅沟槽隔离将所述第一半导体层划分为至少两个部分，其中所述至少两个部分中的一个作为所述电路的第一有源区，所述至少两个部分中的另一个用作所述电路的第二有源区；凹陷在所述第一有源区中的所述第一半导体层；在所述第一有源区中已经被凹陷的所述第一半导体层上外延生长第二半导体层，其中所述第二半导体层包括具有至少一种Ⅲ族元素和至少一种Ⅴ族元素的材料；使用所述第二半导体层作为用于n‑沟道场效应晶体管(n‑FET)的沟道材料在所述第一有源区中形成所述n‑FET；使用所述第一半导体层作为用于p沟道场效应晶体管(p‑FET)的沟道材料在所述第二有源区中形成所述p‑FET。

【技术特征摘要】
【国外来华专利技术】2011.12.15 US 13/326,8251.一种用于制造互补金属氧化物半导体(CMOS)电路的方法，其包括以下步骤：提供具有在绝缘体上的第一半导体层的晶片；使用浅沟槽隔离将所述第一半导体层划分为至少两个部分，其中所述至少两个部分中的一个作为所述电路的第一有源区，所述至少两个部分中的另一个用作所述电路的第二有源区；凹陷在所述第一有源区中的所述第一半导体层；在所述第一有源区中已经被凹陷的所述第一半导体层上外延生长第二半导体层，其中所述第二半导体层包括具有至少一种Ⅲ族元素和至少一种Ⅴ族元素的材料；使用所述第二半导体层作为用于n-沟道场效应晶体管的沟道材料在所述第一有源区中形成所述n-沟道场效应晶体管；使用所述第一半导体层作为用于p-沟道场效应晶体管的沟道材料在所述第二有源区中形成所述p-沟道场效应晶体管。2.根据权利要求1所述的方法，其中，所述第一半导体层包括锗。3.根据权利要求1所述的方法，其中，所述绝缘体包括氧化物。4.根据权利要求1所述的方法，其中，使用浅沟槽隔离将所述第一半导体层划分为所述至少两个部分的所述步骤包括以下步骤：穿过所述第一半导体层蚀刻一个或多个沟槽；以及用介电质填充所述沟槽。5.根据权利要求1的方法，其中在所述第一有源区中凹陷所述第一半导体层到从5nm至15nm的厚度。6.根据权利要求1所述的方法，其中，所述第二半导体层包括选自锑化铝、砷化铝、砷化铝镓、磷化铝镓铟、氮化铝镓、磷化铝镓、砷化铝铟、氮化铝、磷化铝、砷化硼、氮化硼、磷化硼、锑化镓、砷化镓、砷磷化镓、砷锑磷化镓铟、氮化镓、磷化镓、锑化铟、砷化铟、砷锑磷化铟、砷化铟镓、氮化铟镓、磷化铟镓、氮化铟、磷化铟和包括上述材料中的至少一种的组合的材料。7.根据权利要求1的方法，其中，使用分子束外延在所述第一有源区中的所述第一半导体层之上外延生长所述第二半导体层。8.根据权利要求1所述的方法，进一步包括以下步骤：在所述第一有源区中的所述第一半导体层之上外延生长所述第二半导体层之后平坦化所述第二半导体层。9.根据权利要求8的方法，其中，使用化学-机械抛光平坦化所述第二半导体层。10.根据权利要求1的方法，其中在所述第一有源区中形成所述n-沟道场效应晶体管的步骤包括以下步骤：在第二半导体层上形成n-沟道场效应晶体管栅极电介质；在所述n-沟道场效应晶体管栅极电介质上形成n-沟道场效应晶体管栅极；在所述n-沟道场效应晶体管栅极的相对侧上形成间隔物；以及在所述第二半导体层中形成源极区和漏极区。11.根据权利要求1的方法，其中在所述第二有源区中形成所述p-沟道场效应晶体管的步骤包括以下步骤：在所述第一半导体层上形成p-沟道场...

【专利技术属性】
技术研发人员：郭德超，汉述仁，E·W·基维拉，徐崑庭，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US