高操作速度的电阻型随机存取存储器制造技术

本发明专利技术提供一种具有高读取速度的电阻型随机存取存储器(RRAM)。在一实例中，RRAM存储器可以在一端子处通过一位线上电，并且在另一端子处连接到具有较低栅极电容(相对于该位线的电容)的晶体管的栅极。按照此布置，施加到该位线的信号能够响应于RRAM存储器处于导电状态而快速切换晶体管的栅极的状态。被配置为测量该晶体管的感测电路可以检测该晶体管的电流、电压等的变化并且从测量中确定RRAM存储器的状态。此外，由于晶体管栅极的电容较低，所以这种测量可以快速进行，大幅提高RRAM的读取速度。

【技术实现步骤摘要】
【国外来华专利技术】高操作速度的电阻型随机存取存储器优先权主张和相关申请的交叉引用本申请主张于2011年8月6日提交的美国临时专利申请序列号No.61/500,574的优先权，并且，出于所有目的将以下文献的全部内容以引用的方式并入本申请中，这些文献包括：于2007年10月19日提交的题为“非易失性固态电阻型开关装置”(NON-VOLATILESOLIDSTATERESISTIVESWITCHINGDEIVCES)的美国专利申请序列号No.11/875,541，以及于2009年10月8日提交的题为“电阻值可调节的硅基纳米级电阻型装置”(SILICON-BASEDNANOSCALERESISTIVEDEVICEWITHADJUSTABLERESISTANCE)的美国专利申请序列号No.12/575,921。
本专利申请总体上涉及电阻型随机存取存储器技术，更具体地涉及提供一种能够高速执行一个或多个存储操作的电阻型随机存取存储器。
技术介绍
电阻型随机存取存储器(RRAM)是近来集成电路
中的一个创新。许多RRAM技术仍然处于理论阶段；关于RRAM技术的各种电学概念已经存在，但是这些概念还处于对理论进行验证和纠正的一个或多个验证阶段。尽管如此，RRAM技术仍有望在半导体电子工业的未来增长中占有巨大优势。根据各种理论模型，RRAM可以被配置为具有多个阻态；例如，RRAM可以被配置为具有相对较低的电阻和相对较高的电阻。此外，RRAM通常可以被配置为响应于施加给RRAM上的外部条件而变为一个或另一个阻态。因此，按照晶体管领域的说法，施加或移除外部条件可以用于对RRAM进行编程或解编程(de-program)。此外，根据RRAM的物理组成和电学布置，RRAM通常可以保持在被编程或解编程状态。保持一种状态可能需要满足其他的条件(例如，存在最小工作电压，存在最小工作温度)，或者不需要满足任何条件，视RRAM的物理组成而定。一般来讲，处于两个状态中的一个并保持在这两个状态中的一个或另一个状态的能力可以用于表示一个二进制位的信息。因此，RRAM在理论上可以被用作在合理布置的电子电路中的电子存储器。提出了具有各种预测结果和运行特点的不同类型的RRAM结构和机制的方案。例如，一些RRAM方案是非易失性存储器，其中可以在介电材料内诱导出导电丝(或者是多个导电丝)。在正常状态下，该电介质具有高电阻，不导电。然而，例如，通过在电介质两端施加适当的电压，可以在其中诱导出导电通路。存在多种物理机制可以在电介质中产生导电通路，包括材料缺陷(不论是天然的还是通过掺杂诱导的)、金属迁移等。当在电介质中形成导电丝时，RRAM被激活——产生通过电介质的低电阻导电通路。通过对RRAM端子施加编程电压来实现RRAM的激活。当导电丝从至少一个RRAM端子缩回或者在该导电丝内出现不连续的间隙时，RRAM单元被解除激活。被解除激活的RRAM表现出高电阻特性。通过对RRAM端子施加擦除电压来实现RRAM的解除激活。可以将导电路径的形成和缩回称作可编程的导电路径，产生与常规的三端晶体管相似的电学特性。然而，本专利技术的专利技术人认为，在实践中，由于包括RRAM的制造材料与常规CMOS工艺不兼容，以及RRAM工艺作为后端CMOS制造工艺的一部分不兼容等原因，RRAM没有在商业上取得成功。此外，一些关于RRAM的理论方案被认为具有常规的存储器例如金属氧化物半导体(MOS)晶体管等的公知缺点。例如，与其他晶体管技术相比，常规的NANDMOS晶体管通常具有相对不佳的读取性能，以及相对不佳的单元保持时间。同样地，NORMOS晶体管具有相对较大的单元尺寸，与其它技术相比可扩展性较差，并且能量消耗较高。尽管人们希望在一种技术中包括各种类型晶体管的所有优点同时避免所有弊端，但是在MOS晶体管技术中只能以相对稳定的速度实现明显进步，RRAM会随着同样的技术曲线发展。
技术实现思路
为了提供对在本文所述的一些方面的基本理解，下面给出本专利技术的简要概述。该概述不是对本专利技术的全面综述。该概述并不用于表明所公开主旨的关键元素，也不用于描述本专利技术的范围。其唯一目的是用于以简要形式提供本专利技术的一些概念，作为随后将要提供的更详细说明的前序。本专利技术的一个或多个方面提供一种电阻型随机存取存储器(RRAM)，该电阻型随机存取存储器与其他RRAM方案相比具有高的操作速度。高的操作速度的一个实例可以包括高读取速度。具体地，RRAM存储器可以通过一位线在一个端子处上电，并且在另一个端子处连接到具有较低栅极电容(例如，相对于该位线的电容)的晶体管的栅极。按照此种布置，施加到该位线上的信号将会响应于RRAM存储器处于导电状态而快速地切换晶体管栅极的状态。因此，被配置为测量晶体管的感测电路可以检测该晶体管的适宜电学特性(例如，电流、电压……)的变化，并确定编程状态，或者从测量结果中读取RRAM存储器。此外，相对于通过RRAM和位线释放信号的常规RRAM，此种测量可以快速发生，大幅提高RRAM的读取速度。在本专利技术的其他方面中，一种存储器单元可以包括与读取晶体管的栅极连接的一组RRAM，其中该读取晶体管的栅极还连接到参考晶体管。该参考晶体管可以被配置为向该读取晶体管的栅极施加偏置电压，该偏置电压接近于但小于该读取晶体管的阈值电压。因此，与切换未偏置的晶体管栅极所用的电荷量相比，来自RRAM的较少量电荷可以切换该读取晶体管的偏置的栅极。电荷量的减少进一步提高了RRAM的读取速度。根据本专利技术的具体方面，该参考晶体管可以被配置为在读取操作期间作为电流源，减轻在读取晶体管处的RRAM的断态电流效应(offcurrent)。在一个替代方面中，该参考晶体管可以被配置为与非线性电阻RRAM元件相结合的电压源。根据其他方面，公开了一种存储器架构，所述存储器架构包括一组多重RRAM，该组多重RRAM可操作地连接到读取晶体管的栅极以用于高速读取。一组位线中的一个位线可以连接到相应的RRAM，其中，对该组位线中的一个位线上电可以实现对该组RRAM中的一个RRAM进行操作。因此，可以通过对在该组位线中的各个位线处的电压进行控制，来完成各个RRAM的编程、读取或擦除。根据此架构，通过将多个RRAM连接到同一个读取晶体管上(从而减小读取晶体管和相关电路的数量)来提供低轮廓、高RRAM密度的布置。根据具体的方面，多组RRAM可以可操作地连接到该读取晶体管，其中各组RRAM可以通过一个或多个选择晶体管连接到该读取晶体管或与该读取晶体管分离。包括可操作地连接到该读取晶体管的多组RRAM的布置，可以沿着电子存储器架构的字线和位线复制，实现高密度布置的可扩展性。以下说明和附图详细描述了所公开主旨的某些示意性方面。但是，这些方面仅仅是指示出能够应用本专利技术原理的各种方式中的一些方式，希望所公开的主旨包括所有这些方面和它们的等同物。当结合附图一起考虑时，本专利技术的其他优势和新特征将从以下详细描述中变得显见。附图说明图1是示出根据本专利技术的多个方面的实例电子电阻型随机存取存储器(RRAM)的电路的电路图；图2是示出根据一个或多个方面的与图1的电路图对应的示例性半导体布局的示意图；图3是示出根据具体方面的多个RRAM可操作地连接到读取晶体管的示例性半导体布局的方框图；图4是示出多本文档来自技高网...

【技术保护点】
一种电子存储器，包括：电阻型随机存取存储器(RRAM)，在第一RRAM端子处连接到所述电子存储器的一个位线；读取晶体管，具有与所述RRAM的第二RRAM端子连接的栅极；以及感测电路，经由一个感测位线连接到所述读取晶体管的沟道区域；其中：所述感测电路响应于通过所述位线施加在所述第一RRAM端子上的读取信号而根据所述沟道区域的特性来确定所述RRAM的状态。

【技术特征摘要】
【国外来华专利技术】2012.05.25 US 13/481,6961.一种电子存储器，包括：电阻型随机存取存储器(RRAM)，在第一RRAM端子处连接到所述电子存储器的一个位线；读取晶体管，具有与所述RRAM的第二RRAM端子连接的栅极；以及感测电路，经由一个感测位线连接到所述读取晶体管的沟道区域；其中：所述感测电路响应于通过所述位线施加在所述第一RRAM端子上的读取信号而根据所述沟道区域的特性来确定所述RRAM的状态。2.根据权利要求1所述的电子存储器，进一步包括参考晶体管，所述参考晶体管将初始电压传递到所述读取晶体管的所述栅极，所述初始电压小于所述读取晶体管的阈值电压。3.根据权利要求2所述的电子存储器，其中，所述参考晶体管用作电流源并且用于读取所述RRAM的状态。4.根据权利要求2所述的电子存储器，其中，所述RRAM是非线性电阻RRAM，所述非线性电阻RRAM响应于所述读取信号而允许电流单向流动。5.根据权利要求2所述的电子存储器，进一步包括字线选择晶体管，其中，所述参考晶体管和所述字线选择晶体管被配置为对所述第二RRAM端子施加预充电电压，其中所述预充电电压用于平衡位线预充电电压。6.根据权利要求2所述的电子存储器，进一步包括源极线解码器，所述源极线解码器被配置为对所述参考晶体管进行编程以施加所述初始电压。7.根据权利要求6所述的电子存储器，其中，所述RRAM和所述读取晶体管均连接到所述电子存储器的多个字线中的一个字线上，并且其中，所述源极线解码器进一步被配置为通过对所述多个字线中的所述一个字线施加预定电压来激活所述多个字线中的所述一个字线，从而进行读取。8.根据权利要求6所述的电子存储器，进一步包括预充电晶体管，所述预充电晶体管电连接到所述第二RRAM端子，并且经由源极线电连接到所述源极线解码器，其中，激活所述预充电晶体管促进了将预充电电压从所述源极线解码器传递到所述第二RRAM端子。9.根据权利要求1所述的电子存储器，其中，所述读取晶体管的所述栅极的栅极电容小于所述位线的位线电容。10.根据权利要求1所述的电子存储器，其中，所述感测位线与所述电子存储器的激励输入断开连接。11.根据权利要求1所述的电子存储器，其中，所述RRAM是第一组RRAM中的一个RRAM，所述第一组RRAM通过由第一选择线激活的第一选择晶体管而连接到所述读取晶体管或者与所述读取晶体管分离。12.根据权利要求11所述的电子存储器，其中，所述位线是第一组位线中的一个位线，所述第一组位线被分别连接到所述第一组RRAM中...

【专利技术属性】
技术研发人员：S·阮，H·纳扎里安，
申请(专利权)人：科洛斯巴股份有限公司，
类型：发明
国别省市：美国;US