一种鳍式场效应晶体管的制造方法技术

本发明专利技术提供一种鳍式场效应晶体管的制造方法，在回刻蚀介质层以形成鳍部之间的浅沟槽隔离结构之前，先回刻蚀鳍部上表面预先形成的硬掩膜层使之部分去除，然后在整个器件表面形成盖层，所述盖层相当于增加浅沟槽填充物的宽度，并改善浅沟槽填充物的形貌，降低回刻蚀窗口的深宽比，从而改善回刻蚀后浅沟槽隔离结构表面的平坦度，同时剩余的硬掩膜层可以保持鳍部暴露出的侧面结构，最终提高鳍式场效应晶体管的器件性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及。
技术介绍
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但 当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变 弱，造成严重的漏电流。即所谓的短沟道效应（SCE:short-channeleffects)更容易发生。 由于这样的原因，平面CMOS晶体管渐渐向三维（3D)鳍式场效应晶体管（Fin FieldEffectTransistor,FinFET)器件结构过渡。在FinFET中，栅至少可以从两侧对超 薄体进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短 沟道效应，而且相对其它器件具有更好的集成电路生产技术的兼容性。 鳍式场效应晶体管（FinFET)是一种常见的多栅器件，图1示出了现有技术的 一种鳍式场效应晶体管的立体结构示意图。如图1所示，其为鳍式场效应晶体管示意图， 鳍式场效应晶体管是具有一从衬底10突出的有源区域，此结构狭长，故被称为鳍式结构 (fin) 12 ;相邻两个鳍式结构12之间形成有浅沟道隔离（STI) 11 ;鳍式结构12和浅沟道隔离 11的表面形成有栅极结构13 ;源/漏区（未示出）位于鳍式结构12上，栅极结构13的两 侦h沟道区则位于栅极结构13下方、源/漏区之间的有源区域中（未图示）。对于FinFET， 鳍式结构12的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多 个栅，有利于增大驱动电流，改善器件性能。 FinFET需要平坦的浅沟道隔离11的表面形貌。然而，现有技术中形成的方法是先 刻蚀形成鳍，然后在鳍之间填充氧化物，并回刻蚀氧化物，露出足够的鳍高度，从而形成浅 沟道隔离。由于鳍式结构12坚直的鳍不利于氧化物的填充，导致填充的氧化物表面形貌不 一致，进而使得回刻蚀氧化物工艺很容易造成形成的浅沟道隔离11的表面形貌不平坦。这 显然将大大降低器件的稳定性。 因此，需要一种新的鳍式场效应晶体管的制造方法，以避免部分上述缺陷。
技术实现思路
本专利技术的目的在于提供，能够提高浅沟槽隔离 结构的表面形貌的平坦度。 为解决上述问题，本专利技术提供，包括以下步 骤： 提供半导体衬底，在所述半导体衬底上形成预定义厚度的硬掩膜层； 选择性蚀刻所述硬掩膜层和所述半导体衬底，以形成鳍部，所述鳍部两侧形成有 浅沟槽而上表面仍然覆盖所述硬掩膜层； 在所述浅沟槽中填充介质层，所述介质层的上表面与所述硬掩膜层上表面平坦一 致； 回刻蚀所述硬掩膜层至一定深度，并在所述介质层和暴露出的鳍部表面形成盖 层； 采用回刻蚀工艺完全去除盖层并部分去除所述介质层，至所述鳍部上表面距离所 述介质层上表面的预定高度。 进一步的，采用次常压化学汽相沉积（SACVD)工艺形成所述盖层。 进一步的，所述方法还包括：在形成所述盖层之后，对所述盖层进行热退火处理。 进一步的，所述盖层与所述介质层的材质相同或不同。 进一步的，所述介质层为氧化硅、氮氧化硅或者氧化硅-氮化硅-氧化硅构成的堆 叠结构，所述盖层为氧化硅、氮化硅或氮氧化硅。 进一步的，所述硬掩膜层的材质为SiN，SiON，a-C，Si02，BN，TiN，金属硅化物中的 至少一种。 进一步的，所述硬掩膜层的回刻蚀深度大于l〇〇A。 进一步的，回刻蚀硬掩膜层的工艺为（wetetch)或者远程等离子刻蚀（remote plasmaetch)，回刻蚀介质层的工艺为湿法刻蚀或远程等离子刻蚀。 进一步的，所述半导体衬底为纯硅、绝缘体上硅（SOI)、锗、锗硅、碳化硅、砷化镓或 者绝缘体上锗。 进一步的，所述浅沟槽的侧壁为坚直结构，所述鳍部为上下一致的坚直结构；或者 所述浅沟槽的侧壁具有倾斜度，所述回刻蚀工艺后，所述鳍部位于所述介质层上方的部分 为垂直结构，而埋在所述介质层中的部分为倾斜结构。 与现有技术相比，本专利技术提供的鳍式场效应晶体管的制造方法，在回刻蚀介质层 以形成鳍部之间的浅沟槽隔离结构之前，先先回刻蚀鳍部上表面预先形成的硬掩膜层使之 部分去除，然后在整个器件表面形成盖层，所述盖层相当于增加浅沟槽填充物的宽度，并改 善浅沟槽填充物的形貌，降低回刻蚀窗口的深宽比，从而改善回刻蚀后浅沟槽隔离结构表 面的平坦度，同时剩余的硬掩膜层可以保持鳍部暴露出的侧面结构，最终提高鳍式场效应 晶体管的器件性能。 【附图说明】 图1是现有技术中一种鳍式场效应晶体管的器件剖面结构示意图； 图2为本专利技术一实施例的鳍式场效应晶体管的制造方法流程图； 图3A至3D为图2所示的鳍式场效应晶体管制造方法中的器件剖面结构示意图； 图4A至4D为本专利技术另一实施例的的鳍式场效应晶体管制造方法中的器件剖面结 构示意图。 【具体实施方式】 为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的【具体实施方式】作 进一步的说明，然而，本专利技术可以用不同的形式实现，不应认为只是局限在所述的实施例。 请参考图2,本专利技术一实施例提供，包括以下步 骤： S1，提供半导体衬底，在所述半导体衬底上形成预定义厚度的硬掩膜层； S2,选选择性蚀刻所述硬掩膜层和所述半导体衬底，以形成鳍部，所述鳍部两侧形 成有浅沟槽而上表面仍然覆盖所述硬掩膜层； S3,在所述浅沟槽中填充介质层，所述介质层的上表面与所述硬掩膜层上表面平 坦一致； S4,回刻蚀所述硬掩膜层至一定深度，并在所述介质层和暴露出的鳍部表面形成 盖层； S5,采用回刻蚀工艺完全去除盖层并部分去除所述介质层，至所述鳍部上表面距 离所述介质层上表面的预定高度。 请参考图3A，在步骤Sl中，提供的半导体衬底300可以是任何半导体材料且可以 包括已知结构，例如可以包括梯度层或埋氧层。在实施例中，半导体衬底300包括可以是 非掺杂的或掺杂的（诸如P型、n型或它们的组合）块状硅。也可以使用适用于半导体器 件形成的其他材料。诸如锗、石英、蓝宝石以及玻璃的其他材料可以可选地用于半导体衬 底300。可选地，半导体衬底300可以是硅或者绝缘体上硅（SOI)、锗、锗硅、碳化硅、砷化镓 或者绝缘体上锗，本实施中所述半导体衬底300的材料为娃。在所述半导体衬底300上沉 积SiN(氮化硅）、SiON(氮氧化硅）、a-C(阿尔法碳）、SiO2 (二氧化硅）、BN(氮化硼）、 TiN(氮化钛）或金属硅化物等硬掩膜材料分别形成硬掩膜层302。为实现鳍部光刻图案良 好的转移效果，硬掩膜层302优选为氮化硅层，厚度远大于1〇〇螽。 请继续参考图3A，在步骤S2中，以硬掩膜层302为掩膜，使用光刻技术、干法刻 蚀工艺通过图案化和蚀刻半导体衬底300来形成鳍部301。相邻鳍部301之间为浅沟槽 306a(鳍部301两侧形成有浅沟槽306a)，鳍部301上表面仍然覆盖硬掩膜层302 ;剩余的 硬掩膜层302在诸如蚀刻的接下来的工艺步骤中保护下面的鳍部301。本步骤的干法刻蚀 的刻蚀气体可以是例如为溴化氢、六氟化硫及氦气等气体。本实施例中，刻蚀后形成的鳍部 301，其剖面结构为上下宽度一致的坚直结构（矩本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管的制造方法，其特征在于，包括：提供半导体衬底，在所述半导体衬底上形成预定义厚度的硬掩膜层选择性蚀刻所述硬掩膜层和所述半导体衬底，以形成鳍部，所述鳍部两侧形成有浅沟槽而上表面仍然覆盖所述硬掩膜层；在所述浅沟槽中填充介质层，所述介质层的上表面与所述硬掩膜层上表面平坦一致；回刻蚀所述硬掩膜层至一定深度，并在所述介质层和暴露出的鳍部表面形成盖层；采用回刻蚀工艺完全去除盖层并部分去除所述介质层，至所述鳍部上表面距离所述介质层上表面的预定高度。

【技术特征摘要】
1. 一种鳍式场效应晶体管的制造方法，其特征在于，包括： 提供半导体衬底，在所述半导体衬底上形成预定义厚度的硬掩膜层 选择性蚀刻所述硬掩膜层和所述半导体衬底，以形成鳍部，所述鳍部两侧形成有浅沟 槽而上表面仍然覆盖所述硬掩膜层； 在所述浅沟槽中填充介质层，所述介质层的上表面与所述硬掩膜层上表面平坦一致； 回刻蚀所述硬掩膜层至一定深度，并在所述介质层和暴露出的鳍部表面形成盖层； 采用回刻蚀工艺完全去除盖层并部分去除所述介质层，至所述鳍部上表面距离所述介 质层上表面的预定高度。2. 如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，采用次常压化学 汽相沉积工艺形成所述盖层。3. 如权利要求2所述的鳍式场效应晶体管的制造方法，其特征在于，还包括：在形成所 述盖层之后，对所述盖层进行热退火处理。4. 如权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述盖层与所述 介质层的材质相同或不同。5. 如权利要求4所述的鳍式场效应晶体管的制造方法，其特征在于，所述介质层为氧 化硅、氮氧化硅...

【专利技术属性】
技术研发人员：鲍宇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31