能够生成用于扫描测试的测试模式控制信号的集成电路制造技术

本发明专利技术提供能够生成用于通过(例如集成电路中的)扫描链进行扫描测试的测试模式控制信号的方法和集成电路的各种实施例。该集成电路包括测试图案检测块(202)、计数器电路(204)和控制电路(206)。该测试图案检测块经配置以接收检测图案(208)，并基于该检测图案检测对应于测试图案的移位阶段的第一图案和对应于测试图案的捕捉阶段的第二图案，并基于该图案的检测而生成触发信号。控制电路基于计数状态生成并控制测试模式控制信号。计数器电路经配置以基于所检测的图案，生成对应于移位阶段、捕捉阶段和时钟信号(209)中的一种的一个或更多个计数状态。

【技术实现步骤摘要】
【国外来华专利技术】能够生成用于扫描测试的测试模式控制信号的集成电路
本专利技术涉及集成电路的扫描控制。
技术介绍
根据示例方案，所制造的电路被测试，以便验证所制造电路内的逻辑门的输入端或输出端未由于不可预见情况(例如，诸如短路)在操作期间被卡(或保持)在固定值(例如，逻辑0或逻辑1)。为了减轻上述问题，所制造的电路要经受扫描测试。扫描测试在包括组合部件和时序部件的集成电路上执行。时序部件可以包括一个或更多个存储元件(例如，触发器)的序列。在扫描测试期间，构成集成电路的时序部件的存储元件被耦合或连接成扫描链，并且测试矢量通过在集成电路上提供的一个或更多个输入测试引脚传送到扫描链。集成电路被置于评估模式(例如，捕捉阶段)，以便一个或更多个存储元件的一个或更多个输入和状态被评估，并且在评估模式中获得的对应响应矢量通过一个或更多个输出测试引脚被移出。响应矢量中的比特值与预期的输出进行比较，以便确定集成电路中的故障状况。
技术实现思路
在此公开能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的若干示例方法和集成电路。该集成电路包括测试图案检测块，计数器电路和控制电路。该测试图案检测块经配置以接收检测图案并基于检测图案检测对应于测试图案的移位阶段的第一图案和对应于测试图案的捕捉阶段的第二图案。该测试图案检测块还经配置以基于第一和第二图案中的至少一个图案的检测生成触发信号。计数器电路经配置以基于所检测的图案生成(1)对应于移位阶段和时钟信号的一个或更多个计数状态，和(2)对应于捕捉阶段和时钟信号的一个或更多个计数状态。控制电路与测试图案检测块耦合，并经配置以接收触发信号并基于对应于移位阶段的一个或更多个计数状态和对应于捕捉阶段的一个或更多个计数状态生成和控制测试模式控制信号。该控制电路经进一步配置以执行(1)和(2)中的至少一个，其中(1)如果计数状态是移位开始计数状态和捕捉结束计数状态中的一个，则断言测试模式控制信号，以及(2)如果计数状态是捕捉开始计数状态和移位结束计数状态中的一个，则去断言该测试模式控制信号。该计数器电路包括寄存器块和一个或更多个计数器。该寄存器块经配置以存储移位开始计数状态、捕捉开始计数状态、移位结束计数状态和捕捉结束计数状态中的至少一个。与寄存器块耦合的一个或更多个计数器经配置以生成对应于移位阶段的从移位开始计数状态到移位结束计数状态的一个或更多个计数状态，并生成对应于捕捉阶段的从捕捉开始计数状态到捕捉结束计数状态的一个或更多个计数状态。此外，在一个实施例中，提供能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的集成电路。集成电路包括测试图案检测块，计数器电路和控制电路。测试图案检测块经配置以接收检测图案，基于该检测图案检测对应于该测试图案的第一移位阶段的图案，并基于该测试图案生成触发信号。计数器电路包括图案计数器和一个或更多个计数器。图案计数器经配置在检测到第一移位阶段时被触发，并生成一个或更多个计数状态，所述一个或更多个计数状态对应于从对应于第一移位阶段和随后移位阶段中的一个的移位开始计数状态到对应于捕捉阶段的捕捉结束计数状态之间的预定数目的转换。该一个或更多个计数器经配置以生成对应于随后移位阶段和捕捉阶段的计数状态。控制电路与计数器电路和测试图案检测块耦合，并经配置以接收触发信号和基于对应于第一移位阶段的一个或更多个计数状态和对应于一个或更多个随后移位阶段和一个或更多个捕捉阶段的计数状态，生成和控制测试模式控制信号。此外，在一个实施例中，提供生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的方法。该方法包括检测对应于测试图案的移位阶段的第一图案或对应于移位阶段的第一图案和对应于测试图案的捕捉阶段的第二图案中的一个图案。对应于移位阶段和捕捉阶段中的每个的一个或更多个计数状态在图案检测时通过计数器电路生成。对应于移位阶段的一个或更多个计数状态包括移位开始计数状态与移位结束计数状态之间的计数状态。该移位开始计数状态与对应于移位阶段的时钟信号的周期数关联。对应于捕捉阶段的一个或更多个计数状态包括在捕捉开始计数状态与捕捉结束计数状态之间的计数状态，该捕捉开始计数状态与对应于捕捉阶段的时钟信号的周期数关联。该测试模式控制信号基于对应于移位阶段的一个或更多个计数状态和对应于捕捉阶段的一个或更多个计数状态生成并随后被控制。附图说明图1A示出根据一个实施例的用于实施所公开的技术的各个实施例的示例环境的框图；图1B示出根据一个实施例的时钟信号、测试模式控制信号、扫描数据输入信号和扫描数据输出信号的示例波形；图2示出根据一个实施例的能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的示例集成电路；图3A示出根据一个实施例的能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的第一示例集成电路；图3B示出根据一个实施例的图3A的集成电路操作的过程流的示例表示；图4A示出根据一个实施例的能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的第二示例集成电路；图4B示出根据一个实施例的图4A的集成电路操作的过程流的示例表示；图5A示出根据一个实施例的能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的第三示例集成电路；图5B示出根据一个实施例的图5A的集成电路操作的过程流的示例表示；图6示出根据另一个实施例的图5A的集成电路操作的过程流的示例表示；图7A示出根据一个实施例的示例集成电路，其包括能够在扫描测试期间控制移位阶段的一组触发器；图7B示出根据一个实施例的图7A的集成电路操作的过程流的示例表示；以及图8示出根据一个实施例的生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的方法的流程图。除非特别声明，在描述中所涉及的附图不被理解为按比例绘制，并且这类附图本质上仅是示例。具体实施方式根据示例方案，在集成电路扫描测试期间，一个或更多个测试矢量被发送到与该集成电路关联的扫描链中。一个或更多个测试矢量通过一组引脚从测试仪以一个或更多个测试图案的形式被发送。该组引脚包括扫描数据输入引脚、扫描数据输出引脚、时钟信号引脚和扫描使能引脚。该扫描数据输入引脚和扫描数据输出引脚同时起作用，使得在对应于前面图案的扫描数据输出信号从扫描链被送出时，对应于新测试图案的扫描数据输入信号被发送到该扫描链中。该扫描使引脚能够在扫描测试期间提供移位阶段(在该阶段扫描使引脚能够被断言)与捕捉阶段(在该阶段扫描使引脚能够被去断言)之间的区别。在移位阶段期间，以测试图案形式的扫描数据通过使用时钟信号被移入和移出扫描链，以及在捕捉阶段期间，集成电路对扫描数据的响应通过使用功能时钟在该扫描链中被捕捉。对于扫描链中的给定数量的存储元件和时钟信号的给定时钟序列，测试模式使能信号(例如，与扫描使能引脚关联的扫描使能信号)与时钟信号的时钟周期数量具有固定的关系。因此，扫描使能引脚的断言和去断言对于给定类型的给定自动测试图案生成(ATPG)运行中的各种图案是规范的。结果，来自测试仪和扫描使能引脚的每个周期基础上的测试模式控制信号的动态控制是无关紧要的。在减少的引脚数量测试中，其中集成电路必须通过一小组引脚测试，该集成电路向测试仪提供受限的引脚，并且一些功能输入端和输本文档来自技高网...

【技术保护点】
一种能够生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的集成电路，所述集成电路包括：测试图案检测块，其经配置以：接收检测图案；基于所述检测图案，执行对应于测试图案的移位阶段的第一图案的检测和对应于所述测试图案的捕捉阶段的第二图案的检测；并且基于所述第一和第二图案中的至少一个图案的检测而生成触发信号；控制电路，其耦合到所述测试图案检测块，所述控制电路经配置以接收所述触发信号并基于对应于所述移位阶段的一个或更多个计数状态和对应于所述捕捉阶段的一个或更多个计数状态生成和控制所述测试模式控制信号；以及计数器电路，其耦合到所述控制电路，所述计数器电路经配置以基于所述第一和第二图案中的至少一个图案，生成对应于所述移位阶段和时钟信号的一个或更多个计数状态以及对应于所述捕捉阶段和所述时钟信号的一个或更多个计数状态。

【技术特征摘要】
【国外来华专利技术】2012.05.14 US 13/470,8631.一种经配置以生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的集成电路，所述集成电路包括：测试图案检测块，其经配置以：接收检测图案；基于所述检测图案，执行对应于测试图案的移位阶段的第一图案的检测和对应于所述测试图案的捕捉阶段的第二图案的检测；并且基于检测到所述第一图案和所述第二图案中的至少一个而生成触发信号；控制电路，其耦合到所述测试图案检测块，所述控制电路经配置以接收所述触发信号并基于对应于所述移位阶段的一个或更多个计数状态和对应于所述捕捉阶段的一个或更多个计数状态生成所述测试模式控制信号并控制所述测试模式控制信号；以及计数器电路，其耦合到所述控制电路，所述计数器电路经配置以基于所述第一图案和所述第二图案中的至少一个图案，生成对应于所述移位阶段和时钟信号的一个或更多个计数状态以及对应于所述捕捉阶段和所述时钟信号的一个或更多个计数状态。2.根据权利要求1所述的集成电路，其中所述控制电路经进一步配置以执行下列中的至少一个：在所述计数器电路的计数状态是移位开始计数状态和捕捉结束计数状态中的一种状态时，断言所述测试模式控制信号；以及在所述计数状态是捕捉开始计数状态和移位结束计数状态中的一种状态时，去断言所述测试模式控制信号。3.根据权利要求2所述的集成电路，其中所述计数器电路包括：耦合到所述控制电路的寄存器块，所述寄存器块经配置以存储所述移位开始计数状态、所述移位结束计数状态、所述捕捉开始计数状态以及所述捕捉结束计数状态中的至少一个。4.根据权利要求3所述的集成电路，其中所述计数器电路进一步包括：与所述寄存器块耦合的一个或更多个计数器，其经配置以：生成对应于从所述移位开始计数状态到所述移位结束计数状态的所述移位阶段的所述一个或更多个计数状态；以及生成对应于从所述捕捉开始计数状态到所述捕捉结束计数状态的所述捕捉阶段的所述一个或更多个计数状态。5.根据权利要求3所述的集成电路，其中所述计数器电路进一步包括：第一计数器，其经配置以生成从所述移位开始计数状态到所述移位结束计数状态的一个或更多个计数状态；第二计数器，其经配置以生成从所述捕捉开始计数状态到所述捕捉结束计数状态的所述一个或更多个计数状态；以及一个或更多个计数器，其经配置以生成对应于在所述移位阶段的开始前的一个或更多个等待周期的一个或更多个计数状态，以及生成对应于在所述捕捉阶段的开始前的一个或更多个等待周期的一个或更多个计数状态。6.根据权利要求5所述的集成电路，其中所述计数器电路进一步包括图案计数器，其经配置以生成一个或更多个计数状态，所述一个或更多个计数状态对应于从对应于所述测试图案的所述移位阶段的所述移位开始计数状态到对应于所述测试图案的所述捕捉阶段的所述捕捉结束计数状态的预定数量的转换。7.根据权利要求1所述的集成电路，其进一步包括：第一组触发器，其与所述测试图案检测块耦合，所述第一组触发器经配置以在检测到对应于所述移位阶段的所述第一图案时生成第一预定延迟；以及第二组触发器，其与所述扫描链耦合，所述第二组触发器用于将对应于先前移位阶段的测试图案存储第二预定延迟时间，并使得在完成所述第二预定延迟时使能所述移位阶段的初始化。8.根据权利要求3所述的集成电路，其进一步包括与所述寄存器块通信关联或耦合的测试接口，所述测试接口控制所述寄存器块，并基于所述测试图案改变所述移位开始计数状态、所述捕捉开始计数状态、所述移位结束计数状态和所述捕捉结束计数中的至少一个。9.根据权利要求1所述的集成电路，其中所述测试模式控制信号包括用于控制所述测试图案的所述移位阶段和所述捕捉阶段的扫描使能信号和用于控制所述扫描链的操作的加载使能信号中的一个。10.一种经配置以生成用于通过集成电路中的扫描链进行扫描测试的测试模式控制信号的集成电路，所述集成电路包括：测试图案检测块，其经配置以：接收检测图案；基于所述检测图案，执行对应于测试图案的第一移位阶段的图案的检测；并且基于检测到所述图案，生成触发信号；控制电路，其耦合到所述测试图案检测块，所述控制电路经配置以接收所述触发信号并基于对应于所述第一移位阶段的一个或更多个计数状态和对应于后续移位阶段和捕捉阶段的一个或更多个计数状态而生成所述测试模式控制信号并控制所述测试模式控制信号；以及计数器电路，其耦合到所述控制电路，所述计数器电路包括：图案计数器，其经配置以在检测到所述第一移位阶段时被触发，所述图案计数器经配置以生成一个或更多个计数状态，所述一个或更多个计数状态对应于从对应于所述测试图案的所述第一移位阶段和后续移位阶段中的一个移位阶段的移位开始计数状态到对应于所述测试图案的捕捉阶段的捕捉结束计数状态的预定数量的转换，以及一个或更多个计数器，其与所述图案计数器耦合，所述一个或更多个计数器经配置以生成对应于所述第一移位阶段、所述后续移位阶段和所述捕捉阶段的一个或更多个计数状态。11.根据权利要求10所述的集成电路，其中所述控制电路经进一步配置以执行下列中的至少一个：在所述计数器电路的计数状态是所述移位开始计数状态和所述捕捉结束计数状态中的一种状态时，断言所述测试模式控制信号；以及在所述计数状态是捕捉开始计数状态和移位结束计数状态中的一种状态时，去断言所述测试模式控制信号。12.根据权利要求10所述的集成电路，其中所述计数器电路包括：寄存器块，其经配置以存储所述移位开始计数状态、所述捕捉开始计数状态、所述移位结束计数状态和所述捕捉结束计数状态中的至少一个。13.根据权利要求12所述的集成电路，其中所述计数器电路进一步包括：一个或更多个计数器，其经配置以生成一个或更多个计数状态，所述一个或更多个计数状态对应于在所述第一移位阶段和...

【专利技术属性】
技术研发人员：R·米塔尔，P·萨巴瑞瓦，P·纳拉亚南，R·A·帕瑞克基，
申请(专利权)人：德克萨斯仪器股份有限公司，德克萨斯仪器日本有限公司，
类型：发明
国别省市：美国;US