显示器及其栅极驱动电路制造技术

本发明专利技术公开了一种显示器及其栅极驱动电路。栅极驱动电路包含逻辑控制电路以及M个闩锁电路。其中M为大于1的整数。逻辑控制电路耦接于显示器的M条扫描线，用以依据数字信号及时脉信号，使上述M条扫描线中的其中一条扫描线的电压准位由第一电压准位转为第二电压准位，并使上述M条扫描线中的其他条扫描线的电压准位为第一电压准位。每一闩锁电路耦接于该逻辑控制电路及上述M条扫描线中的一条对应的扫描线，用以于此对应的扫描线的电压准位处于第一电压准位时，闩锁此对应的扫描线的电压准位。

【技术实现步骤摘要】

本专利技术有关于一种显示器及其栅极驱动电路，尤指一种具有多个闩锁电路的显示器及其栅极驱动电路。
技术介绍
液晶显示器(liquid crystal display,LCD)发展至今已多年，早期液晶电视发展着力于重量轻、体积小，并且成功取代笨重且大体积的阴极映像管显示器(cathode ray tube display)。近年来，随着记忆像素(memory in pixel；MIP)技术的发展，仅更改任意部分画面数据的功能越来越受重视。此外，传统栅极驱动器(gate driver)中的移位寄存器(shift register)由于受到必须从第一级开始传输信号的限制，因此已不适用于记忆像素(MIP)技术的产品。因此一般会以解码电路(decoder circuit)来取代，如此才可达到仅更改任意部分画面数据并降低功耗。请参考图1，图1现有用于栅极驱动器的解码电路10的电路图。解码电路10具有多个输出端O1至O7，而输出端O1至O7中的每个输出端耦接于显示器中一条对应的扫描线。解码电路10会依据包含了三个位元A0、A1及A2的数字信号，使输出端O1至O7的其中一个输出端输出栅极高电位，并使其余的输出端为栅极低电位。解码电路10包含多个反相器12，分别用以将三个位元A0、A1及A2反相后输出。解码电路10另包含多个与门14，耦接于解码电路10的输入端及反相器12，用以对位元A0、A1及A2及位元A0、A1及A2的反相位元进行运算，以输出栅极高电位至所要驱动的扫描线。然而，传统的解码电路使用大量逻辑门电路，且其所需的晶体管数目会随着显示器解析度的增加而大幅增加。更进一步地说，显示器的解析度每增加二倍，显示器的栅极驱动器的每一个用以控制扫描线的电压准位的电路就需要再增加一个与门(AND)，而每个与门会用到六颗晶体管。以图1的解码电路10为例，当其解析度倍增时，亦即由八个输出端提升至十六个输出端时，除了原本的输出端O1至O7每个都须再另为其多设置一个与门之外，所另外新增的八个输出端其每个输出端也须设置三个与门。换言之，当解码电路10由八个输出端提升至十六个输出端时，至少需增加192(即(8x1+8x3)x6)个晶体管。因此，就现有的解码电路来说，其所需的晶体管数目相当庞大。
技术实现思路
本专利技术的一实施例提供一种栅极驱动电路。栅极驱动电路包含逻辑控制电路以及M个闩锁电路。逻辑控制电路耦接于M条扫描线，用以依据数字信号及时脉信号，使上述M条扫描线中的其中一条扫描线的电压准位由第一电压准位转为第二电压准位，并使上述M条扫描线中的其他条扫描线的电压准位为第一电压准位。其中M为大于1的整数。每一闩锁电路耦接于该逻辑控制电路及上述M条扫描线中的一条对应的扫描线，用以于此对应的扫描线的电压准位处于第一电压准位时，闩锁此对应的扫描线的电压准位。本专利技术的一实施例提供一种显示器。显示器包含多条数据线、多条扫描线、多个像素、至少一源极驱动电路以及前述的栅极驱动电路。其中，每一像素耦接于一条对应的数据线以及一条对应的扫描线。所述的至少一源极驱动电路耦接于所述的多条数据线，用以藉由所述的多条数据线传送数据信号至像素。附图说明图1现有用于栅极驱动器的解码电路的电路图。图2为本专利技术一实施例的显示器的示意图。图3为图2的显示器的像素的示意图。图4为本专利技术的一实施例的栅极驱动电路的电路图。图5为图4栅极驱动电路的时序图。图6为本专利技术的一实施例的栅极驱动电路的电路图。图7为图6栅极驱动电路的时序图。图8至图11分别为本专利技术的不同实施例的闩锁电路的电路图。其中，附图标记：10               解码电路12、142、162     反相器14                            与门16                            像素18                            记忆单元100                           显示器110                           像素阵列120                           源极驱动电路130                           栅极驱动电路130A、130B                    栅极驱动电路140A、140B                    逻辑控制电路144                           输入端150                           开关模块152                           第一级电路154                           第二级电路156                           第三级电路160、160A、160B、160C、160D   闩锁电路C1                            电容CK                            时脉信号/CK                           时脉信号CK的反相信号CP                            像素电容A0、A1、A2、D0、D1、D2        位元/D0、/D1、/D2                 反相位元DP                            像素数据G1至GM、Gy                    扫描线IN                            输入端N1                            第二开关N2、N3、N4、N5、N6            开关O1至O7                        输出端P1                            第一开关P2、P3、P4、P5、P6            开关Q                             像素开关R                        电阻S1至SP、Sx               数据线T                        时脉周期t1、t2、t3、t4、t5、t6   时段VCOM                本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包含：一逻辑控制电路，耦接于M条扫描线，用以依据一数字信号及一时脉信号，使该些扫描线中的其中一条扫描线的电压准位由一第一电压准位转为一第二电压准位，并使该些扫描线中的其他条扫描线的电压准位为该第一电压准位，其中M为大于1的整数；以及M个闩锁电路，每一闩锁电路耦接于该逻辑控制电路及该些扫描线中的一条对应的扫描线，用以于该条对应的扫描线的电压准位处于该第一电压准位时，闩锁该条对应的扫描线的电压准位。

【技术特征摘要】
2014.08.11 TW 1031275261.一种栅极驱动电路，其特征在于，包含：
一逻辑控制电路，耦接于M条扫描线，用以依据一数字信号及一时脉信号，
使该些扫描线中的其中一条扫描线的电压准位由一第一电压准位转为一第二
电压准位，并使该些扫描线中的其他条扫描线的电压准位为该第一电压准位，
其中M为大于1的整数；以及
M个闩锁电路，每一闩锁电路耦接于该逻辑控制电路及该些扫描线中的一
条对应的扫描线，用以于该条对应的扫描线的电压准位处于该第一电压准位
时，闩锁该条对应的扫描线的电压准位。
2.如权利要求1所述的栅极驱动电路，其特征在于，该数字信号为N
位元的数字信号，N为大于1的整数，而每一条扫描线耦接于该逻辑控制电路
的N个开关模块，而该N个开关模块受控于该数字信号的不同位元。
3.如权利要求2所述的栅极驱动电路，其特征在于，该时脉信号由该
逻辑控制电路的一输入端输入至该逻辑控制电路，而当有任何一条扫描线的电
压准位由该第一电压准位转为该第二电压准位时，该任何一条扫描线所耦接的
N个开关模块皆被开启，以使该时脉信号经由该任何一条扫描线所耦接的N个
开关模块传送至该任何一条扫描线。
4.如权利要求1所述的栅极驱动电路，其特征在于，该数字信号为N
位元的数字信号，N为大于1的整数，该逻辑控制电路包含N级电路，其中所
述的N级电路中的每一级电路都包含多个开关模块，而每一级电路的该些开关
模块受控于该数字信号中对应的一个位元。
5.如权利要求4所述的栅极驱动电路，其特征在于，该时脉信号由该
逻辑控制电路的一输入端输入至该逻辑控制电路；
其中该N级电路中的第一级电路包含两个开关模块，该N级电路中的第...

【专利技术属性】
技术研发人员：廖伟见，庄铭宏，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71