移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元、栅极驱动电路及显示装置，属于显示技术领域，本发明专利技术的移位寄存器单元包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块以及放电模块；输入模块，连接信号输入端、复位模块以及上拉控制节点；上拉模块，连接所述上拉控制节点、第一时钟信号端口以及信号输出端；下拉控制模块，连接所述下拉控制节点、上拉控制节点以及第二时钟信号端口；下拉模块，连接下拉控制节点和低电平信号；放电模块包括放电电容，放电电容的第一端连接存上拉模块和上拉控制节点，第二端连接输出信号复位输入端；复位模块，连接复位信号输入端和上拉控制节点。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及显示装置
本专利技术属于显示
，具体涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay，薄膜晶体管液晶显示装置)实现一帧画面显示的基本原理是通过栅极(gate)驱动从上到下依次对每一行像素输入一定宽度的方波进行选通，再通过源极(source)驱动每一行像素所需的信号依次从上往下输出。目前制造这样一种结构的显示器件通常是栅极驱动电路和源极驱动电路通过COF(ChipOnFilm，覆晶薄膜)或COG(ChipOnGlass，芯片直接固定在玻璃上)工艺制作在玻璃面板上的，但是当分辨率较高时，栅极驱动电路和源极驱动电路的输出均较多，驱动电路的长度也将增大，这将不利于模组驱动电路的压焊(Bonding)工艺。为了克服以上问题，现有显示器件的制造采用GOA(GateDriveOnArray)电路的设计，相比现有的COF或COG工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的Bonding区域以及外围布线空间，从而实现了显示装置窄边框的设计，提高了显示装置的产能和良率。但是现有的GOA电路的设计也存在着一定的问题，如图1所示，现有的GOA电路中的薄膜晶体管管(TFT)的个数较多，故占用空间较大，现有电路只能通过第四晶体管M4对信号输出端OUTPUT进行放电，因此第四晶体管M4的尺寸很大，占用空间较大，而且第四晶体管M4的控制极电压作为该移位寄存器单元下面某级移位寄存器单元的输出，因此第四晶体管M4的控制极电压值为输出电压的高电平，但是由于该高电平并不够高，故第四晶体管M4的尺寸需要比较大，才能保证输出延迟在正常工作的范围内，从而导致GOA电路的占用空间较大。
技术实现思路
本专利技术所要解决的技术问题包括，针对现有的移位寄存器单元存在的上述问题，提供一种结构简单的移位寄存器单元、栅极驱动电路及显示装置。解决本专利技术技术问题所采用的技术方案是一种移位寄存器单元包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块以及放电模块；所述输入模块，连接信号输入端、复位模块以及上拉控制节点，用于根据信号输入端输入的信号控制上拉控制节点的电位，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；所述上拉模块，连接所述上拉控制节点、第一时钟信号端口以及信号输出端，用于根据所述上拉控制节点的电位和所述第一时钟信号端口输入的时钟信号的控制将信号输出端输出的信号上拉为高电平；所述下拉控制模块，连接所述下拉控制节点、上拉控制节点以及第二时钟信号端口，用于根据上拉控制节点的电平控制下拉模块的开启，所述下拉控制节点为所述下拉控制模块与下拉模块的连接点；所述下拉模块，连接下拉控制节点和低电平信号，用于在所述下拉模块开启时，通过所述低电平信号将所述信号输出端输出的信号下拉为低电平；所述放电模块包括放电电容，所述放电电容的第一端连接上拉模块和上拉控制节点，第二端连接输出信号复位输入端，用于根据所述输出信号复位输入端输入的信号控制放电电容维持上拉控制节点的电位，所述信号输出端通过上拉模块和放电电容进行放电；所述复位模块，连接复位信号输入端和上拉控制节点，用于通过上拉复位信号输入端输入的信号将上拉控制节点的电平拉低。本专利技术因为移位寄存器单元的放电模块采用放电电容，其晶体管的个数较现有技术中要少，故其结构简单，功耗较小，减缓延迟问题。优选的是，所述输入模块包括第一晶体管；所述第一晶体管的第一极连接其控制极和信号输入端，第二极连接上拉控制节点和所述复位模块。进一步优选的是，上拉模块包括第二晶体管和存储电容；所述第二晶体管的第一极连接第一时钟信号端口，第二极连接存储电容的第二端和信号输出端，控制极连接上拉控制节点；所述存储电容的第一端连接上拉控制节点和放电电容的第一端。更进一步优选的是，所述下拉控制模块包括第三晶体管和第四晶体管；所述第三晶体管的第一极连接其控制极和第四晶体管的第二极，第二极连接第四晶体管的控制极和下拉控制模块，控制极连接第二时钟信号端口；所述第四晶体管的第一极连接下拉控制节点。更进一步优选的是，所述下拉模块包括第五晶体管和第六晶体管；所述第五晶体管的第一极连接第三晶体管的第二极和第四晶体管的控制极，第二极连接低电平信号，控制极连接第六晶体管的控制极；所述第六晶体管的第一极连接下拉控制节点，第二极连接低电平信号，控制极连接上拉控制节点。更进一步优选的是，所述放电模块还包括第七晶体管；所述第七晶体管的连接第三晶体管的第二极、存储电容的第二端以及信号输出端，第二极连接低电平信号，控制极连接存储电容的第二端。更进一步优选的是，所述复位模块包括第八晶体管；所述第八晶体管的第一极连接上拉控制节点，第二极接低电平信号，控制极接复位信号输入端。优选的是，所述移位寄存器单元还包括降噪模块；所述降噪模块，连接复位模块、低电平信号、上拉控制节点以及下拉控制节点，用于根据下拉控制节点的电位通过低电平信号将上拉控制节点的电位拉低，以去除移位寄存器单元的噪声。进一步优选的是，所述降噪模块包括第九晶体管和第十晶体管；所述第九晶体管的第一极连接上拉控制节点，第二极连接低电平信号，控制极连接下拉控制节点；所述第十晶体管的第一极连接信号输出端，第二极连接低电平信号，控制极连接下拉控制节点。解决本专利技术技术问题所采用的技术方案是一种栅极驱动电路，其包括至少四个级联的上述的任意一项所述的移位寄存器单元，除第一级和第二级移位寄存器单元外，其余每个移位寄存器单元的信号输出端与其下两级移位寄存器单元的信号输入端连接；除第一级和第二级移位寄存器单元外，其余每个移位寄存器单元的信号输出端与其上两级移位寄存器单元的输出信号复位输入端连接；除第一级、第二级和第三级移位寄存器单元外，其余每个移位寄存器单元的信号输出端与其上三级移位寄存器单元的复位信号输入端连接；其中，第一级和第二级移位寄存器单元的信号输入端接帧选通信号。解决本专利技术技术问题所采用的技术方案是一种显示装置，其包括上述栅极驱动电路。附图说明图1为现有的移位寄存器单元的示意图；图2为本专利技术的实施例1的移位寄存器单元的一种示意图；图3为本专利技术的实施例1的移位寄存器单元的另一种示意图；图4为本专利技术的实施例1的移位寄存器单元的电路图；图5为本专利技术的实施例1的移位寄存器单元工作的时序图；图6为本专利技术的实施例1的栅极驱动电路的示意图。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。本专利技术实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本专利技术实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本专利技术实施例的保护范围内的。实本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块以及放电模块；所述输入模块，连接信号输入端、复位模块以及上拉控制节点，用于根据信号输入端输入的信号控制上拉控制节点的电位，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；所述上拉模块，连接所述上拉控制节点、第一时钟信号端口以及信号输出端，用于根据所述上拉控制节点的电位和所述第一时钟信号端口输入的时钟信号的控制将信号输出端输出的信号上拉为高电平；所述下拉控制模块，连接所述下拉控制节点、上拉控制节点以及第二时钟信号端口，用于根据上拉控制节点的电平控制下拉模块的开启，所述下拉控制节点为所述下拉控制模块与下拉模块的连接点；所述下拉模块，连接下拉控制节点和低电平信号，用于在所述下拉模块开启时，通过所述低电平信号将所述信号输出端输出的信号下拉为低电平；所述放电模块包括放电电容，所述放电电容的第一端连接存上拉模块和上拉控制节点，第二端连接输出信号复位输入端，用于根据所述输出信号复位输入端输入的信号控制放电电容维持上拉控制节点的电位，所述信号输出端通过上拉模块和放电电容进行放电；所述复位模块，连接复位信号输入端和上拉控制节点，用于通过上拉复位信号输入端输入的信号将上拉控制节点的电平拉低。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块以及放电模块；所述输入模块，连接信号输入端、复位模块以及上拉控制节点，用于根据信号输入端输入的信号控制上拉控制节点的电位，所述上拉控制节点为所述输入模块与所述上拉模块的连接点；所述输入模块包括第一晶体管；所述第一晶体管的第一极连接其控制极和信号输入端，第二极连接上拉控制节点和所述复位模块；所述上拉模块，连接所述上拉控制节点、第一时钟信号端口以及信号输出端，用于根据所述上拉控制节点的电位和所述第一时钟信号端口输入的时钟信号的控制将信号输出端输出的信号上拉为高电平；所述下拉控制模块，连接所述下拉控制节点、上拉控制节点以及第二时钟信号端口，用于根据上拉控制节点的电平控制下拉模块的开启，所述下拉控制节点为所述下拉控制模块与下拉模块的连接点；所述下拉模块，连接下拉控制节点和低电平信号，用于在所述下拉模块开启时，通过所述低电平信号将所述信号输出端输出的信号下拉为低电平；所述放电模块包括放电电容，所述放电电容的第一端连接上拉模块和上拉控制节点，第二端连接输出信号复位输入端，用于根据所述输出信号复位输入端输入的信号控制放电电容维持上拉控制节点的电位，所述信号输出端通过上拉模块和放电电容进行放电；所述复位模块，连接复位信号输入端和上拉控制节点，用于通过上拉复位信号输入端输入的信号将上拉控制节点的电平拉低；所述复位模块包括第八晶体管；所述第八晶体管的第一极连接上拉控制节点，第二极接低电平信号，控制极接复位信号输入端。2.根据权利要求1所述的移位寄存器单元，其特征在于，上拉模块包括第二晶体管和存储电容；所述第二晶体管的第一极连接第一时钟信号端口，第二极连接存储电容的第二端和信号输出端，控制极连接上拉控制节点；所述存储电容的第一端连接上拉控制节点和放电电容的第一端。3.根据权利要求2所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第三晶体管和第四晶体管；所述第三晶体管的第一极连接其控制极和第四晶体管的第二极，第二极连接第四晶...

【专利技术属性】
技术研发人员：张元波，韩承佑，林允植，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11