半导体器件和鳍式场效应晶体管的形成方法技术

本发明专利技术提供一种半导体器件和鳍式场效应晶体管的形成方法。在所述半导体器件的形成方法中，半导体衬底的器件密集区上的半导体材料层表面位置高于器件稀疏区上的半导体材料层位置，因而在器件稀疏区上的半导体材料层上覆盖掩膜层，向密集区上部分厚度的半导体材料层内注入离子形成离子注入区域，之后去除所述离子注入区域。其中，在注入离子后，改变了离子注入区域内的半导体材料特性，使半导体材料层的离子注入区域与非离子注入区域的性质发生差异，进而在后续去除离子注入区域的过程中，对非离子注入区域的半导体材料层几乎不产生影响，从而使最终获得的器件稀疏区和密集区的半导体材料层的高度接近一致，提高半导体器件的性能。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种。在所述半导体器件的形成方法中，半导体衬底的器件密集区上的半导体材料层表面位置高于器件稀疏区上的半导体材料层位置，因而在器件稀疏区上的半导体材料层上覆盖掩膜层，向密集区上部分厚度的半导体材料层内注入离子形成离子注入区域，之后去除所述离子注入区域。其中，在注入离子后，改变了离子注入区域内的半导体材料特性，使半导体材料层的离子注入区域与非离子注入区域的性质发生差异，进而在后续去除离子注入区域的过程中，对非离子注入区域的半导体材料层几乎不产生影响，从而使最终获得的器件稀疏区和密集区的半导体材料层的高度接近一致，提高半导体器件的性能。【专利说明】
本专利技术涉及半导体形成领域，尤其是涉及一种半导体器件的形成方法和鳍式场效 应晶体管的形成方法。
技术介绍
随着集成电路(简称1C)制造技术的飞速发展，尤其是进入亚微特征尺寸领域后， 传统集成电路尺寸不断缩小，半导体元件的尺寸也须相应变小。 然而，如M0S晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关 信号，但当半导体技术进入45纳米以下节点时，传统的平面式M0S晶体管对沟道电流的控 制能力变弱，造成严重的漏电流。常规的M0S晶体管已经无法满足对器件性能的需求，多栅 器件作为常规器件的替代得到了广泛的关注。 鳍式场效应晶体管（Fin FET)是一种新兴的多栅器件。参考图1所示，常规的 FinFET包括：半导体衬底1 ;位于半导体衬底1上的鳍片3 ;位于半导体衬底1上的氧化层 2 ;依次位于氧化层2表面且横跨鳍片3的栅介质层(未示出）和栅极4 ;位于鳍片3两侧的 鳍间侧墙6 ;位于栅极4两侧的栅极侧墙5 ;位于栅极4及栅极侧墙5两侧鳍片3内的源/ 漏极31。 对于Fin FET，鳍片14的顶部以及两侧的侧壁与栅极相接触的部分都成为沟道 区，即具有多个栅，有利于增大驱动电流，改善器件性能。 请结合参考图2所示，FinFET的制备工艺如下： 在半导体衬底1上方形成多个鳍片3 ;在半导体衬底1上方形成氧化层2,其中所 述多个鳍片3上端露出所述氧化层2 ;在所述鳍片3与氧化层2上方依此形成栅极介电层 (一般采用高K介质层）和半导体材料层，以CMP (化学机械研磨工艺）调整所述半导体材料 层厚度，后续用以形成栅极或伪栅极。再之后在所述鳍片3以及半导体材料层4两侧形成 如图1所示的栅极侧墙6和鳍间侧墙5,并通过离子注入等方式形成源漏极。 现有在FinFET的制备过程中，在栅极材料层4经研磨工艺后，其表面41各部分出 现大幅度的凹凸缺陷，高度落差大，该缺陷直接影响后续的半导体器件制备工序，并影响最 终形成的半导体器件的性能。
技术实现思路
本专利技术解决的问题是在鳍式场效应晶体管制备过程中，经研磨后的半导体材料的 各部分高度落差大。 为解决上述问题，本专利技术提供了一种半导体器件的形成方法，包括： 提供半导体衬底，所述半导体衬底包括器件密集区和器件稀疏区； 在半导体衬底上方形成半导体材料层，所述器件稀疏区上的所述半导体材料层上 表面位置低于所述器件密集区上的所述半导体材料层上表面位置； 在所述器件稀疏区的半导体材料层上形成掩膜层； 向所述器件密集区的部分厚度的半导体材料层中注入离子，形成离子注入区域； 去除所述器件稀疏区的所述掩膜层后，去除所述器件密集区的所述离子注入区 域。 可选地，所述离子注入区域的底部位置与所述器件稀疏区的半导体材料层表面的 高度差为±80埃。 可选地，所述离子包括0、C、N、H、In、B、Sb或P。 可选地，去除所述离子注入区域的方法为CMP。 可选地，所述CMP采用的研磨浆液对于所述离子注入区域和离子注入区域之外的 所述半导体材料层的研磨选择比大于4。 本专利技术还提供了一种鳍式场效应晶体管的形成方法，包括： 提供半导体衬底，所述半导体衬底包括鳍片区和低位区； 在所述半导体衬底上形成氧化层，所述鳍片区域内的鳍片的上端露出所述氧化 层； 在所述氧化层和所述鳍片上形成栅介质层； 在栅介质层上方形成半导体材料层； 所述鳍片区的所述半导体材料层的上表面位置高于低位区的半导体材料层的上 表面位置； 在所述低位区的半导体材料层上覆盖掩膜层； 向所述鳍片区的部分厚度的半导体材料层中注入离子，形成离子注入区域； 去除所述光刻胶层后，除去所述离子注入区域。 可选地，所述离子注入区域的底部位置与所述低位区的半导体材料层表面的高度 差为±80埃。 可选地，所述离子包括0、C、N、H、In、B、Sb或P。 可选地，露出所述氧化层的所述鳍片的高度为500?700埃。 可选地，所述半导体材料层的厚度为2000?5000埃。 可选地，所述离子注入区域的深度为500?1000埃。 可选地，所述离子的注入剂量为1. 0xl015/cm2?5. 0xl02°/cm2。 可选地，所述离子的注入能量为5KeV?200KeV。 可选地，除去所述离子注入区域的方法为CMP。 可选地，所述CMP采用的研磨浆液对于所述离子注入区域和离子注入区域之外的 所述半导体材料层的研磨选择比大于4。 可选地，所述半导体材料层的材质为多晶硅。 与现有技术相比，本专利技术的技术方案具有以下优点： 本技术方案中，由于器件稀疏区(低位区）的半导体材料层表面高度低于器件密集 区(鳍片区)，因此先在半导体衬底器件稀疏区的半导体材料层上覆盖掩膜层，然后向半导 体衬底器件密集区上部分厚度的半导体材料层内注入离子形成离子注入区域。在注入离子 后，改变了被离子注入的半导体材料层的特性，使半导体材料层的离子注入区域与非离子 注入区域的性质发生差异，从而在后续去除离子注入区域的过程中，对非离子注入区域的 半导体材料层几乎不产生影响，进而使最终获得的器件稀疏区和密集区的半导体材料层的 高度接近一致，提高半导体器件的性能。 进一步地，本方案中，采用CMP工艺去除半导体材料层中的离子注入区域，且所用 的研磨浆液对于所述离子注入区域和离子注入区域之外的所述半导体材料层的研磨选择 比大于4,从而在研磨去除离子注入区域时，可有效避免未注入离子的半导体材料层受到过 度腐蚀，使得在去除所述离子注入区域后，所获得的器件稀疏区和密集区的半导体材料层 的高度接近一致。此外，上述方案还可有效控制CMP工艺的研磨终点位置，以提高研磨后的 半导体材料层厚度的精确度。 【专利附图】【附图说明】 图1现有轄式场效应晶体管的结构不意图； 图2为图1中鳍式场效应晶体管的制备过程示意图； 图3至图7是本专利技术的实施例1提供的半导体器件的形成方法的示意图。 【具体实施方式】 正如
技术介绍
中所述，在鳍式场效应晶体管制备过程中，经研磨层工艺后的栅极 材料表面会出现较大幅度的凹凸缺陷，从而影响后续半导体器件的制备工序以及最终形成 的半导体器件的性能。 造成该缺陷的原因可能是，参考图2所示，所述鳍片3凸起于所述半导体衬底1表 面，因而在所述半导体衬底1上方形成的半导体材料层在研磨前具有明显的凸起部位(可 参考图3中的半导体材料层140的凸起1本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于：包括：提供半导体衬底，所述半导体衬底包括器件密集区和器件稀疏区；在半导体衬底上方形成半导体材料层，所述器件稀疏区上的所述半导体材料层上表面位置低于所述器件密集区上的所述半导体材料层上表面位置；在所述器件稀疏区的半导体材料层上形成掩膜层；向所述器件密集区的部分厚度的半导体材料层中注入离子，形成离子注入区域；去除所述器件稀疏区的所述掩膜层后，去除所述器件密集区的所述离子注入区域。

【技术特征摘要】

【专利技术属性】
技术研发人员：程继，邓武锋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31