鳍式场效应晶体管及其形成方法技术

一种鳍式场效应晶体管及其形成方法，其中所述鳍式场效应晶体管包括：基底；位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；横跨所述第一鳍部和所述第二鳍部的栅极。本发明专利技术提供的鳍式场效应晶体管能够有效调节驱动电流和减小漏电流，且能有效扩散所述鳍式场效应晶体管中产生的热量。

【技术实现步骤摘要】
【专利摘要】一种，其中所述鳍式场效应晶体管包括：基底；位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；横跨所述第一鳍部和所述第二鳍部的栅极。本专利技术提供的鳍式场效应晶体管能够有效调节驱动电流和减小漏电流，且能有效扩散所述鳍式场效应晶体管中产生的热量。【专利说明】
本专利技术涉及半导体领域，特别涉及到一种。
技术介绍
随着半导体技术的发展，半导体器件的关键尺寸在不断地缩小。当器件的关键尺寸持续减小时，常规的MOS场效应晶体管会因为关键尺寸太小而导致短沟道效应等缺点。鳍式场效应晶体管(FinFET)由于具有较大的沟道区，且能克服短沟道效应而得到了广泛的应用。 现有技术中，鳍式场效应晶体管的形成方法包括: 参考图1，提供基底10。 参考图2,在所述基底10上形成轄部11。 形成所述鳍部11的方法为:在所述基底10上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部的位置；然后以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底10，形成鳍部11，并去除所述图形化的掩膜层。 参考图3，形成栅极20，所述栅极20横跨在所述鳍部11上。 在所述鳍式场效应晶体管中，所述鳍部11的上表面以及两侧的侧壁与所述栅极20相对的部分都能成为沟道区，与常规的CMOS场效应晶体管的沟道区相比，所述鳍式场效应晶体管中的沟道区得到增大，这有利于增大驱动电流。 但当鳍式场效应晶体管的关键尺寸持续减小时，沟道区增大，会带来以下三个缺占- ^ \\\. 首先，沟道区增大可以提高鳍式场效应晶体管的驱动电流，但当驱动电流增加到一定值后，反而会增加所述鳍式场效应晶体管的功耗； 其次，沟道区增大，使得所述鳍式场效应晶体管中源极与漏极间的漏电流增大； 再次，所述鳍式场效应晶体管的功耗和漏电流增大还会导致鳍式场效应晶体管内产生更多的热量，如果所述热量聚集在所述鳍式场效应晶体管中，会严重影响所述鳍式场效应晶体管的性能。
技术实现思路
本专利技术解决的问题是现有技术中，鳍式场效应晶体管由于沟道区大而导致功耗大、漏电流大以及热量无法有效扩散。 为解决上述问题，本专利技术提供一种鳍式场效应晶体管的形成方法，包括:提供基底；在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部，第一掺杂与第二掺杂的类型相同，且第二掺杂浓度小于第一掺杂浓度；或者，在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部；形成横跨所述第一鳍部和所述第二鳍部的栅极。 可选的，形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部的方法包括:在所述基底上形成具有第一掺杂的第一鳍部材料层；在具有第一掺杂的第一鳍部材料层上形成具有第二掺杂的第二鳍部材料层；在具有第二掺杂的第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和具有第二掺杂的第二鳍部材料层，刻蚀至第一鳍部材料层下表面。 可选的，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括:在所述基底上形成具有第一掺杂的第一鳍部材料层；在具有第一掺杂的第一鳍部材料层上形成没有掺杂的第二鳍部材料层；在所述第二鳍部材料层上形成图形化的掩膜层，所述图形化的掩膜层定义第一鳍部和第二鳍部的位置；以所述图形化的掩膜层为掩膜，刻蚀具有第一掺杂的第一鳍部材料层和所述第二鳍部材料层，刻蚀至所述第一鳍部材料层下表面。 可选的，形成所述第一鳍部和第二鳍部后，形成所述栅极前，还包括:在所述第一鳍部的全部侧壁或靠近基底的部分侧壁形成侧墙。 可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。 可选的，形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部的方法包括:在所述基底上形成鳍部结构；在所述鳍部结构侧壁形成侧墙，所述侧墙的高度小于所述鳍部结构的高度，高出所述侧墙的鳍部结构为第二鳍部，侧壁被所述侧墙覆盖的鳍部结构为第一鳍部；在所述鳍部结构的上表面形成掩膜层；形成所述掩膜层后，对所述侧墙和所述第一鳍部进行掺杂，形成具有第一掺杂的第一鳍部；形成具有第一掺杂的第一鳍部后，去除所述掩膜层。 可选的，形成鳍部结构的方法为:在所述基底上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；以所述图形化的掩膜层为掩膜，刻蚀部分厚度的所述基底，在基底上形成鳍部结构；在基底上形成鳍部结构后，去除所述图形化的掩膜层。 可选的，所述基底为绝缘体上硅基底，所述绝缘体上硅基底包括:底部衬底、位于底部衬底上的介质层和位于介质层上的顶部硅层；所述被刻蚀的部分厚度的基底为顶部硅层。 可选的，形成鳍部结构的方法为:使用沉积法或外延生长法在所述基底上形成鳍部结构材料层；在所述鳍部结构材料层上形成图形化的掩膜层，所述图形化的掩膜层定义鳍部结构的位置；以所述图形化的掩膜层为掩膜，刻蚀所述鳍部结构材料层，刻蚀至所述鳍部结构材料层下表面，形成鳍部结构；形成鳍部结构后，去除所述图形化的掩膜层。 可选的，形成具有第一掺杂的第一鳍部后，形成所述栅极前，还包括:去除所述侧 m ο 可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。 可选的，所述第一鳍部的材料为Si或SiGe ;所述第二鳍部的材料为Si或SiGe。 可选的，所述第一掺杂为P型或η型掺杂。 本专利技术还提供一种鳍式场效应晶体管，包括:基底；位于所述基底上的第一鳍部，所述第一鳍部具有第一掺杂；位于所述第一鳍部上的第二鳍部，所述第二鳍部没有掺杂；或者，所述第二鳍部具有第二掺杂，所述第二掺杂与所述第一掺杂类型相同，且第二掺杂浓度小于第一掺杂浓度；横跨所述第一鳍部和所述第二鳍部的栅极。 可选的，还包括:位于所述第一鳍部侧壁的侧墙。 可选的，所述侧墙的材料为氧化硅、氮化硅和氮氧化硅中的一种或几种。 可选的，所述第一鳍部的材料为Si或SiGe ;所述第二鳍部的材料为Si或SiGe。 可选的，所述第一掺杂为P型或η型掺杂。 与现有技术相比，本专利技术的技术方案具有以下优点: 鳍式场效应晶体管的阈值电压与鳍部内掺杂的杂质浓度有关，鳍部内的杂质浓度越高，鳍式场效应晶体管的阈值电压越高。当栅极上施加的电压达到阈值电压时，使鳍部内形成反型层，该反型层作为沟道区。在本技术方案中，第二鳍部内第二掺杂的浓度小于第一鳍部内第一掺杂的浓度；或者，第一鳍部具有第一掺杂，第二鳍部没有掺杂；当在栅极上施加电压时，随着电压的升高，首先会在所述第二鳍部内形成反型层，继续升高电压才有可能使所述第一鳍部内也形成反型层。通过控制栅极上的电压，使所述第二鳍部内形成反型层，而在所述第一鳍部内不形成反型层，这时，只有与栅极相对的所述第二鳍部才能成为所述鳍式场效应晶体管的沟道区；与所述第一鳍部和第二鳍部内都形成反型层的鳍式场效应晶体管相比，本技术方案的鳍式场效应晶体管的沟道区减小，沟道区的减小使得所述鳍式场效应晶体管的漏电流减小。本技术方案的鳍式场效应晶体管的沟道区可以通过所述第二鳍部的高度来调节，进而调节所述鳍式场效应本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管的形成方法，其特征在于，包括：提供基底；在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和具有第二掺杂的第二鳍部，第一掺杂与第二掺杂的类型相同，且第二掺杂浓度小于第一掺杂浓度；或者，在所述基底上由下至上依次形成具有第一掺杂的第一鳍部和没有掺杂的第二鳍部；形成横跨所述第一鳍部和所述第二鳍部的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31