本实用新型专利技术涉及一种低温多晶硅薄膜晶体管阵列基板和显示装置。该阵列基板，包括：基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。将栅极多栅结构集成在源极线正下方，不但减小了漏电流，还提高了面板的开口率。
【技术实现步骤摘要】
【专利摘要】本技术涉及一种低温多晶硅薄膜晶体管阵列基板和显示装置。该阵列基板，包括：基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。将栅极多栅结构集成在源极线正下方，不但减小了漏电流，还提高了面板的开口率。【专利说明】—种低温多晶硅薄膜晶体管阵列基板、显示装置
本技术涉及显示
，特别涉及一种阵列基板和显示装置。
技术介绍
在显示
，非晶娃(α -Si)技术和低温多晶娃(Low TemperaturePoly-silicon，简称:LTPS)技术应用较为广泛。其中，随着显示技术的发展，LTPS技术凭借其高效能和高清晰的特点，得到了越来越广泛的应用。 对于LTPS结构，漏电流的大小是一个重要指标。漏电流过大造成驱动电压无法保持，会出现显示方面的不良。目前，减小LTPS漏电流的方法是采用双栅或多栅结构，例如图1所示的双栅结构。虽然通过采用多个栅极，能够有效降低沟道中的电场分布，减少热载流子效应并抑制泄漏电流。但是栅极一般采用导电性能较好的金属材料，例如钥或钥铝合金等，这些材料本身不透光。所以采用双栅或多栅结构不利于开口率的提高。
技术实现思路
本技术提供一种低温多晶硅薄膜晶体管阵列基板和显示装置，不但降低了漏电流的产生，还提高了面板的开口率。 为实现上述目的，本技术提供一种低温多晶硅薄膜晶体管阵列基板，包括:基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线；以及与所述漏极电连接的像素电极；所述源极覆盖所述多个栅极。 优选的，所述阵列基板的有源层下方还设置有缓冲层。 优选的，所述阵列基板的多个栅极为2至5个。 优选的，所述阵列基板还包括与所述像素电极同层设置的公共电极。 优选的，所述阵列基板还包括设置在所述像素电极上方的第三绝缘层，以及设置在所述第三绝缘层上的狭缝状公共电极。 优选的，所述阵列基板的第二绝缘层为树脂材料。 优选的，所述第二绝缘层的厚度为1.5-2.0 μ m。 本技术提供一种显示装置，包括上述的低温多晶硅薄膜晶体管阵列基板。 本技术具有以下有益效果:将栅极多栅结构集成在源极线正下方，不但提高了面板的开口率，还减小了漏电流。在栅极和源漏极之间增加介电常数小的树脂层，避免了因栅极与源极信号线重叠产生的耦合电容，从而降低了漏电流的产生。 【专利附图】【附图说明】 图1是现有技术中双栅结构阵列基板的平面图； 图2A是本技术阵列基板第一实施例的平面图； 图2B是图2A中A-B向的剖面图； 图3A是本技术阵列基板第一实施例第一次构图工艺的平面图； 图3B是图2A中A-B向的剖面图； 图4A是本技术阵列基板第一实施例第二次构图工艺的平面图； 图4B是图3A中A-B向的剖面图； 图5A是本技术阵列基板第一实施例第三次构图工艺的平面图； 图5B是图4A中A-B向的剖面图； 图6A是本技术阵列基板第一实施例第四次构图工艺的平面图； 图6B是图4A中A-B向的剖面图； 图7A是本技术阵列基板第一实施例第五次构图工艺的平面图； 图7B是图6A中A-B向的剖面图； 图8A是本技术阵列基板第一实施例第六次构图工艺的平面图； 图8B是图7A中A-B向的剖面图； 图9A是本技术阵列基板第一实施例第七次构图工艺的平面图； 图9B是图8A中A-B向的剖面图。 附图标识说明: 1.基板；2.有源层；3.第一绝缘层；4.第二绝缘层；5.源极；6.漏极；7.栅极； 8.像素电极；9.第三绝缘层；10.公共电极 【具体实施方式】 为使本领域的技术人员更好地理解本技术的技术方案，下面结合附图对本技术提供的阵列基板和显示装置进行详细描述。 实施例一: 实施例一提供了一种低温多晶硅薄膜晶体管阵列基板。如图2A和2B所示，其中图2A为实施例一阵列基板的俯视图，图2B为图2A沿A-B方向的剖面图。实施例一的阵列基板包括:基板I ;设置在基板I上的多晶硅有源层2 ;设置在有源层2上的第一绝缘层3 ；设置在第一绝缘层3上的多个栅极7和栅线；设置在栅极7上的第二绝缘层4 ;设置在第二绝缘层4上的源极5、漏极6和数据线以及与所述漏极6电连接的像素电极8 ;所述源极5覆盖所述多个栅极7。 如图2B所示，所述多个栅极为3个。将栅极多栅结构集成在源极线正下方，提高了面板的开口率。 在本实施例的阵列基板还包括设置在所述像素电极8上方的第三绝缘层9，以及设置在所述第三绝缘层9上的狭缝状公共电极10。 其中，所述像素电极8和公共电极10均采用氧化铟镓锌、氧化铟锌(Indium ZincOxide,简称ΙΖ0)、氧化铟锡(Indium Tin Oxide,简称ITO)、氧化铟镓锡中的至少一种形成。 其中，所述第一绝缘层3、第二绝缘层4、第三绝缘层9可以采用硅氧化物、硅氮化物、铪氧化物或铝氧化物中的至少一种形成；所述栅极7、源极5和漏极6可以均采用钥、钥铌合金、铝、铝钕合金、钛或铜中的至少一种形成；所述有源层2采用低温多晶硅材料形成。 如图3-9所示，上述的阵列基板采用以下制备方法制备: 步骤S1:在基板上沉积非晶硅薄膜，将非晶硅转变成低温多晶硅，通过构图工艺形成包括有源层2的图形。 在本步骤中，如图3A和3B所示，在所述基板I上使用化学气相沉积(CVD)方法沉积非晶硅层。优选地，采用准分子激光退火(ELA)方法将非晶硅晶化为低温多晶硅；然后进行光刻及刻蚀步骤形成所需要的所述图形化低温多晶硅层。 步骤S2:在完成步骤SI的基板上形成第一绝缘层3的图形。 在本步骤中，如图4A和4B所示，在完成步骤SI的基板I上采用化学气相沉积(Chemical Vapor Deposit1n,简称CVD)法形成第一绝缘层3,第一绝缘层3的厚度范围为 1000A-6000 A。第一绝缘层3 —般采用透明材料(硅氧化物、硅氮化物、铪氧化物或铝氧化物)形成。 步骤S3:在完成步骤S2的基板上沉积栅金属薄膜，通过构图工艺形成包括栅极7和栅线的图形。 在本步骤中，如图4A和4B所示，在完成步骤S2的基板I上形成栅极金属薄膜，金属薄膜可采用钥、钥铌合金、铝、铝钕合金、钛或铜中的至少一种，通过构图工艺形成包括栅极7和栅线的图形，所述栅极7和所述栅线相连。以栅极7为掩膜板，对有源层进行掺杂。所述栅极为三栅极或多栅极图案，呈梳状分布，多栅结构集成在源极线正下方。 其中，形成金属薄膜采用沉积法、溅射法或热蒸发法，金属薄膜的厚度范围为 1000A-7000 A。在所述构图工艺中，先在金属薄膜上涂覆一层光刻胶，采用掩膜板对所述光刻胶进行曝光、显影、刻蚀、剥离，以形成包括栅极7和栅线的图形。 将多栅结构集成在源极信号线正下方，不但降低了漏电流的产生，还提高了面板的开本文档来自技高网...
【技术保护点】
一种低温多晶硅薄膜晶体管阵列基板，包括：基板；设置在所述基板上的多晶硅有源层；设置在所述有源层上的第一绝缘层；设置在所述第一绝缘层上的多个栅极和栅线；设置在所述栅极上的第二绝缘层；设置在所述第二绝缘层上的源极、漏极和数据线以及与所述漏极电连接的像素电极；其特征在于：所述源极覆盖所述多个栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：张家祥，姜晓辉，阎长江，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。