程序计数器(12)通过加上第1值或第2值来更新地址。代码选择电路(14)根据程序计数器(12)的地址，选择插入代码寄存器组块(17)内的由程序计数器(12)指定的地址所对应的插入代码或闪存控制代码用ROM(13)内的由程序计数器(12)指定的地址的源代码中的某一个。命令执行部(15)执行所选择的代码。多个源代码及插入代码中的至少1个是多循环命令。程序计数器(14)在执行多循环命令时，停止地址的更新。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】程序计数器(12)通过加上第1值或第2值来更新地址。代码选择电路(14)根据程序计数器(12)的地址，选择插入代码寄存器组块(17)内的由程序计数器(12)指定的地址所对应的插入代码或闪存控制代码用ROM(13)内的由程序计数器(12)指定的地址的源代码中的某一个。命令执行部(15)执行所选择的代码。多个源代码及插入代码中的至少1个是多循环命令。程序计数器(14)在执行多循环命令时，停止地址的更新。【专利说明】微型计算机及非易失性半导体装置
本专利技术涉及微型计算机及非易失性半导体装置，尤其涉及具备向原始的代码中插 入追加的代码的功能的微型计算机及非易失性半导体装置。
技术介绍
-直以来，已知有对记录在微型计算机的ROM (Read Only Memory,只读存储器）的 程序进行变更的方法。 专利文献1 (日本特开平10-27704号公报）的装置具备修正地址寄存器和比较电 路。专利文献1的装置具备如下结构：将ROM取得地址和修正地址寄存器的值通过比较电 路进行比较，并将其结果向命令译码器发送，在命令译码器中检测比较电路中的一致性后， 通过微命令的执行而从RAM上的预定的地址取得修正程序的开始地址，使程序的执行向该 RAM内的修正程序的开始地点分支。 专利文献2(日本特开平8-95946号公报）的装置具备命令队列、取得指示器 (fetch pointer)、存储内置ROM的故障部分的地址的寄存器、通过对寄存器与取得指示器 的内容进行比较的比较电路的输出结果来输出存储器上的程序或特定的分支命令的选择 电路。在取得指示器的内容与寄存器的内容一致的时刻，从选择电路向分支命令传送命令 队列，CPU通过该分支命令的执行而向修正程序转移，避免故障部分的执行。 专利文献3(日本特开2004-46318号公报）的装置具备：存储器，存储有命令数据 列；CPU，具有命令寄存器及表示特定命令地址的程序计数器，该特定命令地址存储有在存 储器内存储的命令数据中应向命令寄存器输出的特定命令数据。而且，该装置具备追加命 令存储单元，该追加命令存储单元能够从外部写入，并且能够存储由向命令数据列追加的 追加命令数据和表示追加该追加命令数据的位置的追加地址构成的数据-地址对，该装置 对程序计数器表示的特定命令地址和存储于追加命令存储单元的追加地址进行比较来选 择特定命令数据和追加命令数据中的任意一个。在特定命令地址与追加地址一致时，程序 计数器停止特定命令地址的更新。 现有技术文献 专利文献 专利文献1 :日本特开平10-27704号公报 专利文献2 :日本特开平8-95946号公报 专利文献3 :日本特开2004-46318号公报
技术实现思路
专利技术要解决的课题 然而，在专利文献1及专利文献2的装置中，虽然能够进行代码的插入和变更，但 是存在所需的硬件量较大的问题。而且，因与分支跳转相伴的额外时间而导致装置的性能 劣化。 在专利文献3的装置中，虽然能够进行代码的插入，但是在插入代码时程序计数 器停止1循环，因此难以适用于多循环命令。其他课题和新特征通过本说明书的记述及附 图而明确可知。 用于解决课题的方案 本实施的一种实施方式的微型计算机具备：程序计数器，通过加上第1值或第2值 来更新地址，在执行多循环命令时，停止地址的更新；选择电路，根据程序计数器的地址，选 择寄存器内的由程序计数器指定的地址所对应的插入代码或ROM内的由程序计数器指定 的地址的源代码中的某一个；以及命令执行部，执行由选择电路选择的代码。 专利技术效果 根据本专利技术的一种实施方式的微型计算机及非易失性半导体装置，能够进行代码 的插入且能够执行多循环命令。 【专利附图】【附图说明】 图1 (a)是表示记录于ROM的代码（源代码）和插入的代码的例子的图。图1 (b) 是表示具备代码变更功能的微型计算机A的变更后的代码的图。图1(c)是表示具备代码 插入功能的微型计算机B的ROM的变更后的代码的图。 图2 (a)是表示记录于ROM的代码（源代码）和变更的代码的例子的图。图2 (b) 是表示具备代码变更功能的微型计算机A的变更后的代码的图。图2(c)是表示具备代码 插入功能的微型计算机B的变更后的代码的图。 图3(a)是表示单循环方式下的命令的取得及执行的时机的图。图3(b)是表示多 循环方式下的命令的取得及执行的时机的图。 图4是在专利文献3中，在记录于ROM的代码（源代码）的一部分为多循环命令 的情况下插入单循环命令时的时序图。 图5 (a)是在记录于ROM的代码（源代码）的一部分为多循环命令的情况下，即使 插入单循环命令也正常动作时的时序图。图5(b)是在记录于ROM的代码（源代码）为单 循环命令的情况下，即使插入多循环命令也正常动作时的时序图。 图6是表示本实施方式的微型计算机的结构的图。 图7是表示第1实施方式的闪存控制部2的结构的图。 图8是用于说明命令执行部15和程序计数器12的功能的图。 图9是表示程序计数器12的结构的图。 图10是表示插入代码寄存器组块17的结构的图。 图11是表示代码插入用寄存器组29-0的结构的图。 图12是表示代码选择电路14的结构的图。 图13(a)是表示在代码插入用寄存器组29-i的地址寄存器31中保持的值的例子 的图。图13(b)是图13(a)的条件下的时序图。 图14(a)是表示在代码插入用寄存器组29-i的地址寄存器31中保持的值的例子 的图。图14(b)是表不源代码和插入代码的图。图14(c)是图14(a)及图14(b)所不的条 件下的时序图。 图15(a)是表示在代码插入用寄存器组29-i的地址寄存器31中保持的值的例子 的图。图14(b)是表不源代码和插入代码的图。图14(c)是图14(a)及图14(b)所不的条 件下的时序图。 图16是表示第2实施方式的闪存控制部102的结构的图。 图17是表示程序计数器51的结构的图。 图18是表示插入代码寄存器组块52的结构的图。 图19是表示代码插入用寄存器组54-0的结构的图。 图20(a)是表示在代码插入用寄存器组29-i的地址寄存器31中保持的值的例子 的图。图20(b)是图20(a)的条件下的时序图。 图21是表示第3实施方式的闪存控制部312的结构的图。 图22是表示插入代码寄存器组块164所包含的代码插入用寄存器组64-0的结构 的图。 图23 (a)是表示在代码插入用寄存器组64-i的地址寄存器31中保持的值的例子 的图。图23(b)是图23(a)的条件下的时序图。 图24是表示第4实施方式的闪存控制部103的结构的图。 图25是表示第4实施方式的程序计数器65的结构的图。 图26 (a)是表示在代码插入用寄存器组54-i的地址寄存器31中保持的值的例子 的图。图26(b)是图26(a)的条件下的时序图。 图27是表示第5实施方式的闪存控制部395的结构的图。 图28是表示插入代码寄存器组块396所包含的代码插入用寄存器组40-0的结构 的图本文档来自技高网...
【技术保护点】
一种微型计算机，其特征在于，具备：ROM，存储有多个源代码；程序计数器，通过加上第1值或第2值来更新地址；寄存器，保持有至少1个插入代码和所述插入代码的地址；选择电路，根据所述程序计数器的地址，选择所述寄存器内的由所述程序计数器指定的地址所对应的插入代码或所述ROM内的由所述程序计数器指定的地址的源代码中的某一个；以及命令执行部，执行由所述选择电路选择的代码，所述多个源代码及所述插入代码中的至少1个是多循环命令，所述程序计数器在执行多循环命令时，停止地址的更新。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：加藤多实结，丸山由纪子，和泉伸也，中木村清，濑口祯浩，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。