本发明专利技术涉及一种能够进行雪崩能量处理的III族氮化物晶体管。一种半导体器件(200)，包括带有过压箝位组件(212)的GaN FET(202)，该过压箝位组件(212)电耦合到GaN FET的漏极节点(204)并且串联耦合到电压降组件(220)。该电压降组件电耦合到为GaN FET提供截止状态偏压的端子。该过压箝位组件当在GaN FET的漏极节点处的电压小于GaN FET的击穿电压时导通微小的电流，并当该电压上升至安全电压极限以上时传导大量的电流。该电压降组件被配置为提供随着来自过压箝位组件的电流增加而增加的电压降。该半导体器件被配置为当电压降组件两端的电压降达到阈值时导通该GaN FET。
【技术实现步骤摘要】
【专利摘要】本专利技术涉及一种能够进行雪崩能量处理的III族氮化物晶体管。一种半导体器件(200)，包括带有过压箝位组件(212)的GaN?FET(202)，该过压箝位组件(212)电耦合到GaN?FET的漏极节点(204)并且串联耦合到电压降组件(220)。该电压降组件电耦合到为GaN?FET提供截止状态偏压的端子。该过压箝位组件当在GaN?FET的漏极节点处的电压小于GaN?FET的击穿电压时导通微小的电流，并当该电压上升至安全电压极限以上时传导大量的电流。该电压降组件被配置为提供随着来自过压箝位组件的电流增加而增加的电压降。该半导体器件被配置为当电压降组件两端的电压降达到阈值时导通该GaN?FET。【专利说明】能够进行雪崩能量处理的111族氮化物晶体管
本专利技术涉及半导体器件领域。更具体地，本专利技术涉及半导体器件中的氮化镓FET。
技术介绍
由II1-N材料如GaN制成的场效应晶体管(FET)展示了电源开关所期望的特性，如与硅FET相比的高带隙和高热导率。然而，GaN FET在操作在击穿条件下时容易损坏，这可能会发生在非箝位感性开关的操作中。
技术实现思路
以下提出了简化的概述，以提供对本专利技术一个或多个方面的基本了解。该概述不是本专利技术的全面综述，并且既不旨在确定本专利技术的关键或决定性元件，也不旨在划定其范围。相反，该概述的主要目的是以简化的形式提出本专利技术的一些概念作为以下提出的更详细描述的前言。 一种半导体器件包括带有过压箝位组件的GaN FET,该过压箝位组件在一端电耦合到GaNFET的漏极节点。过压箝位组件的另一端电耦合到电压降组件的第一端。电压降组件的第二端电耦合到为GaN FET提供截止状态偏压的偏置电位的端子。过压箝位组件被配置为当在GaN FET的漏极节点处的电压小于安全电压极限时传导微小的电流，该安全电压极限小于GaN FET的击穿电压，例如为GaN FET的击穿电压的百分之80。过压箝位组件被进一步配置为当在GaN FET的漏极节点处的电压上升至安全电压极限以上时传导大量的电流。电压降组件被配置为提供一个随着来自过压箝位组件的电流增加而增加的电压降。半导体器件被配置为当电压降组件两端的电压降达到阈值时导通GaN FET0 在半导体器件的工作期间，当在GaN FET的漏极节点处的电压上升至安全电压极限以上时，过压箝位组件传导大量的电流，这致使电压降组件两端的电压降增大至阈值以上，从而导通GaN FET，使得GaN FET两端的电压降被保持在击穿电压以下。 【专利附图】【附图说明】 图1到图5为带有过压箝位组件和电压降组件的包含GaN FET的半导体器件的示例的电路图。 图6到图8为根据实施例的示例性GaN FET的剖面图。 图9到图12为带有电压降组件的示例的半导体器件的剖面图。 图13到图15为带有过压箝位组件的示例的半导体器件的剖面图。 【具体实施方式】 以下共同待决的专利申请与本申请相关，并通过引用并入本文: 美国专利申请12/xxx, xxx(与本申请同时申请，题为“II1-NITRIDE ENHANCEMENTMODE TRANSISTORS WITH TUNABLE AND HIGH GATE-SOURCE VOLTAGE RATING ； ” 的 T1-71208)； 美国专利申请12/xxx, XXX(与本申请同时申请，题为“II1-NITRIDE TRANSISTORLAYOUT ； ”的 T1-71209)； 美国专利申请12/χχχ, XXX (与本申请同时申请，题为“LAYER TRANSFER OF SI 1000NTO II1-NITRIDE MATERIAL FOR HETEROGENOUS INTEGRAT1N ； ” 的 T1-71492)； 美国专利申请12/xxx, xxx(与本申请同时申请，题为“RESURF II1-NITRIDEHEMTS ； ” 的 T1-72417)； 美国专利申请12/xxx, XXX (与本申请同时申请，题为“METHOD TO FORM STEPPEDDIELECTRIC FOR FIELD PLATE FORMAT1N ； ”的 T1-72418);以及 美国专利申请12/xxx, xxx(与本申请同时申请，题为“GaN DIELECTRICRELIABILITY ENHANCEMENT.” 的 T1-72605)。 参考附图描述本专利技术。附图不是按比例绘制并且提供它们仅用于描述本专利技术。以下参考用于说明的示例应用描述了本专利技术的若干方面。应该理解的是，阐述许多具体细节、关系和方法以提供对本专利技术的理解。然而，相关领域的技术人员将容易地认识到，可以在不具有这些具体细节中的一种或多种的情况下或利用其它方法来实践本专利技术。在其它情况下，未详细地示出众所周知的结构或操作以避免模糊本专利技术。本专利技术并不限于所示的动作或事件的顺序，因为一些动作可以按照不同的顺序发生和/或与其它动作或事件同时发生。此外，并不是要求所有被示出的动作或事件来实施根据本专利技术的方法。 一种半导体器件包括带有过压箝位组件的GaN FET,该过压箝位组件在一端电耦合到GaNFET的漏极节点。过压箝位组件的另一端电耦合到电压降组件的第一端。电压降组件的第二端电耦合到为GaN FET提供截止状态偏压的偏置电位的端子。过压箝位组件被配置为当在GaN FET的漏极节点处的电压小于安全电压极限时传导微小的电流，该安全电压极限小于GaN FET的击穿电压，例如为GaN FET的击穿电压的百分之80。过压箝位组件进一步被配置为当在GaN FET的漏极节点处的电压上升至安全电压极限以上时传导大量的电流。电压降组件被配置为提供随着来自过压箝位组件的电流的增加而增加的电压降。半导体器件被配置为当电压降组件两端的电压降达到阈值时导通GaN FET0 在半导体器件的工作期间，当在GaN FET的漏极节点处的电压上升至安全电压极限以上时，过压箝位组件传导大量的电流，这致使电压降组件两端的电压降增大至阈值以上，从而导通GaN FET,使得GaN FET两端的电压被保持在击穿电压以下。 出于说明的目的，术语“ΙΙΙ-Ν”应当理解为是指半导体材料，其中III族元素(即铝、镓和铟，还可能是硼)提供了半导体材料中的一部分原子并且氮原子提供半导体材料中剩余的原子。II1-N半导体材料的示例为氮化镓、氮化硼镓、氮化铝镓、氮化铟以及氮化铟铝镓。描述材料的元素化学式的术语并不暗示元素的特定化学计量。II1-N材料可用变量下标书写以表示可能的化学计量范围。例如，氮化铝镓可写成AlxGai_xN，并且氮化铟铝镓可以写成InxAlyGai_x_yN。出于说明的目的，术语GaN FET被理解为是指包括II1-N半导体材料的场效应晶体管。 图1到图5为包含带有过压箝位组件和电压降组件的GaN FET的半导体器件示例的电路图。参照图1，半导体器件100包括增强模式GaN FET102, GaN FET102的漏极节点104连接到半导体器件100的漏极端106。GaN FET102的源极节点108连接到半导体器件100的源极端110。在图1中，半本文档来自技高网...
【技术保护点】
一种半导体器件，其包括：氮化镓场效应晶体管即GaN FET；过压箝位组件，所述过压箝位组件的第一端被电耦合到所述GaN FET的漏极节点，所述过压箝位组件被配置为当在所述漏极节点处的电压小于安全电压极限时传导微小的电流，该安全电压极限小于所述GaN FET的击穿电压；所述过压箝位组件被进一步配置为当在所述GaN FET的所述漏极节点处的所述电压上升至所述安全电压极限以上时传导大量的电流；以及电压降组件，所述电压降组件的第一端被电耦合到所述过压箝位组件的第二端，所述电压降组件的第二端被电耦合到为所述GaN FET提供截止状态偏压的偏置电位的端子，所述电压降组件被配置为提供电压降，该电压降随着来自所述过压箝位组件的电流增加而增加；所述半导体器件被配置为当所述电压降组件两端的所述电压降达到阈值时导通所述GaN FET。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：S·彭哈卡，N·特珀尔内尼，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。